【課題】メモリ使用量を抑えることができる高信頼なメモリを備えた電子制御装置を提供する。
【解決手段】本発明に係る電子制御装置は、データ誤りを検出した第１記憶領域とは異なる第２記憶領域に、誤り訂正後のデータを保存し、第２記憶領域上のデータを制御処理のために用いるとともに、第１記憶領域上のデータも制御処理のために継続して用いる。 （もっと読む）

【課題】スタックドメモリチップをシグナルインテグリティ等の問題を排除するように構成する。
【解決手段】第１の速度でアクセス可能な複数のセルから構成されるメモリコアを備え、垂直方向にスタックされた複数のＤＲＡＭ集積回路と、第１の速度よりも大きい速度で、ＤＲＡＭ集積回路とメモリバスとの間でインタフェースを設けるインタフェース集積回路と、メモリスペアリングとを備え、スタックされたＤＲＡＭ集積回路が（ｐ＋ｑ）個のＤＲＡＭ集積回路を備え、ｐ個のＤＲＡＭ集積回路が、メモリ集積回路の作業プールとして用いられる複数のＤＲＡＭ集積回路を備え、ｑ個のＤＲＡＭ集積回路が、メモリ集積回路のスペアプールとして用いられる複数のＤＲＡＭ集積回路を備える。 （もっと読む）

【課題】不揮発性メモリ（ＮＶＭ）からの装置ブートアップ中にエラーを取り扱うためのシステム及び方法を提供する。
【解決手段】電子装置のＮＶＭインターフェイスは、装置がブートアップされている間にエラーを検出して揮発性メモリにエラーログを維持するように構成される。装置のブートアップが完了すると、電子装置のＮＶＭドライバは、エラーログを使用して、検出されたエラーを修正するように構成される。例えば、電子装置は、より信頼性の高いブロックへデータを移動し、及び／又は欠陥に近いブロックを撤退させ、装置全体の信頼性を改善することができる。 （もっと読む）

【課題】メモリ装置でメモリエラーが多発する場合においても、メモリ装置を有効利用できるようにする。
【解決手段】メモリ装置４５５に関するリマップ情報を不揮発性離散的アドレス指定可能メモリ４３０に保持することで、リマップすべきメモリの特定エリアのより精細な制御を可能とし、メモリ装置４５５に対する読み出し／書き込みプロセスが開始されると、リマップ情報を参照して、読み出し／書き込みアドレスが対応するリマップアドレスを有するか否かを判定し、対応するリマップアドレスを有する場合は、リマップした読み出し／書き込みアドレスを使用してメモリ装置４５５からの読み出し／書き込みを行う。 （もっと読む）

【課題】メモリ装置の寿命を、比較的少数のメモリセルにおける寿命よりも、大多数のメモリセルにおける寿命まで延ばし信頼性の向上を図る。
【解決手段】メモリ装置から読み出したデータを表す読み出し信号を受信し、前記読み出し信号に関連づけられたビット誤り率および／またはビット誤り数を決定する、誤り訂正コーディング（ＥＣＣ）デコーダと、および前記ビット誤り率および／または前記ビット誤り数がエラー閾値と一致または超過するか否かに、少なくとも部分的に基づいて、前記メモリ装置のリマップしたリマップアドレスを内容アドレス指定可能メモリ装置（ＣＡＭ）に供給する、リマップコントローラと、を備えた、システムを提供する。 （もっと読む）

【課題】単一の主記憶装置で安価にメモリミラーリングを可能とするメモリコントローラなどを提供する。
【解決手段】
本発明に係るメモリコントローラ２０は、各々に独立してデータを読み書き可能な複数のランクを有するメモリモジュール４０〜４１を実装可能であって、外部からの動作命令をメモリモジュールへのメモリアクセス命令に変換して発行するメモリアクセス命令生成部２１と、メモリモジュールの複数のランクを通常系および退避系に分けて制御し、ライト命令の場合には通常系および退避系のランクに同一データを書き込み、リード命令の場合には通常系のランクから記憶データを読み出すメモリチャネル制御部２２と、メモリモジュールから読み出された記憶データのエラーを検出するエラー検出・訂正回路２３とを有し、訂正不可能エラーを検出した場合に通常系のランクを無効とし、退避系のランクからデータを読み出させてエラーの検出を再試行する。 （もっと読む）

【課題】記憶されたデータについて高い信頼性を確保可能とする記憶装置、及びその記憶装置を装着して使用される電子機器を提供すること。
【解決手段】電子機器２０に装着して使用される記憶装置であるＳＤメモリカード１０であって、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ１５と、誤り訂正回路であるＥＣＣ回路１６と、を有し、誤り訂正回路は、電子機器２０により発行された信頼性チェック要求に応じて、不揮発性メモリから読み出されたデータのエラーを検出し、不揮発性メモリの第１のブロックから読み出されたデータについて、閾値以上、或いは閾値より大きい数のエラーを誤り訂正回路が検出した場合に、誤り訂正回路による訂正を経た第１のブロックのデータを不揮発性メモリの第２のブロックへ移すとともに、アドレス変換テーブルに保持されている第１のブロックの物理アドレスを第２のブロックの物理アドレスへ変更する。 （もっと読む）

【課題】予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るための管理方法及び該方法を使用するフラッシュメモリデバイスの提供。
【解決方法】
フラッシュメモリデバイスにエラー訂正回路と予備ブロック管理手段とを設け、予備ブロックの残数が前記予備ブロック管理手段に設定された閾値に至った後、ホストからの読み出し命令を受け、前記エラー訂正回路によってエラーが検出されたときに、該エラーを起こしたデータを含むブロックのデータをリフレッシュする。 （もっと読む）

【課題】複数の記憶デバイスを含むストレージシステムにおいて、データの消去回数に制限のある記憶デバイスの消去回数を平準化する。
【解決手段】データを格納する複数の記憶デバイスを備えるストレージシステムで、複数の記憶デバイスには予備の記憶デバイスが含まれ、各記憶デバイスの識別子及び各記憶デバイスに格納されたデータが消去されたデータ消去回数を含む記憶デバイス構成情報が当該ストレージシステムに記憶され、データ消去回数が所定のしきい値を超えた場合には、データ消去回数が所定のしきい値を超えた記憶デバイスに格納されたデータをスペアの記憶デバイスに複製し、データが複製された予備の記憶デバイスの識別子にデータ消去回数が所定のしきい値を超えた記憶デバイスの識別子を割り当てる。 （もっと読む）

【課題】代替領域を用いずに故障に対処する。
【解決手段】フラッシュメモリ１００は記憶部１０および制御部２０から構成されている。各記憶ブロック１１はそれぞれデータ領域１２および管理領域１３からなっている。制御部２０は、記憶部１０の記憶ブロック１１へのアクセスを制御するものであり、故障があるブロックに対しては管理領域に故障の情報が付加され、これに基づいて、アクセス対象ブロックが次ブロックに代替される。また、書き込み、消去時に故障を検出して当該ブロックが次ブロックに代替される。 （もっと読む）

【課題】リードディスターブエラーの防止とｂａｄブロック処理を効率よく行う記憶装置、該記憶装置で構成されるシステム、該システムを搭載した遊技機の提供。
【解決手段】
フラッシュメモリデバイスにリフレッシュ管理テーブルを設け、物理ブロック毎のデータ読み出し回数、消去回数を随時記憶、更新する。データ読み出し回数が予め決定してなる閾値に至ったときに、該物理ブロックにフラグ“Low”を設定する。またデータ読み出し時にECCエラーが発見された物理ブロックにはフラグ“High”を設定する。そして適宜リフレッシュ管理テーブルをサーチし、フラグ“Low”のブロックはリフレッシュし、フラグ“High”のブロックはｂａｄブロック処理を行う。 （もっと読む）

【課題】エラー検出訂正システムを搭載したメモリデバイスを、テストフリー化することを可能としたメモリシステムを提供する。
【解決手段】メモリシステムは、メモリ装置と、前記メモリ装置に搭載されて、エラー訂正が不可能な場合にエラー訂正不可能信号を発生するエラー検出訂正システムと、前記エラー検出訂正システムが発生するエラー訂正不可能信号に基づいて、エラー訂正不可能な不良領域アドレスに代わって、前記メモリ装置のアドレス進行とアドレス発生初期にぶつからないように進行する内部アドレスを発生するアドレス発生回路と、前記メモリ装置のアクセス時に参照され、前記エラー検出訂正システムが発生するエラー不可能信号に基づいて、前記不良領域アドレスに代わって発生すべき代替領域アドレスとして前記アドレス発生回路が発生する内部アドレスを記憶する内容参照メモリと、を有する。 （もっと読む）

【課題】ユーザからは、寿命の長い不揮発性メモリセル領域を内蔵しているように見える半導体集積回路装置を提供する。
【解決手段】ＣＰＵ１がリードするプログラムコードやデータを格納する不揮発性メモリとして、４個のセクタ４〜７を有するフラッシュメモリ２を設けると共に、フラッシュメモリ・ライト装置２８から与えられる有効セクタ指示データが指示するセクタを選択するためのアドレス信号Ａ１９、Ａ１８を生成するセクタ選択信号生成回路８を設ける。そして、セクタ４〜７のうち、有効とされているセクタが寿命となったか否かを判断し、有効とされているセクタが寿命となったときは、未使用のセクタを新たに有効なセクタとするための有効セクタ指示データをセクタ選択信号生成回路８に与えるという動作をフラッシュメモリ・ライト装置２８に実行させる。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリを用いるときに、無効ブロックに対する代替ブロックの設定に用いる記憶手段の記憶容量を抑える。
【解決手段】先頭アドレスが入力されてＮＡＮＤ型フラッシュメモリからビートコードを読み出す時には、無効ブロックのＬＵＴを作成すると、入力アドレスから最初のブロックアドレスを設定し、設定したブロックアドレスとＬＵＴの無効ブロックを比較して、設定されたブロックアドレスが無効ブロックであれば（ステップ１２０〜１３０）、無効ブロックと判断されたブロックアドレスに基づいて次のブロックアドレスを設定し（ステップ１３６）、設定したブロックアドレスが有効ブロックに対するものであれば、フラッシュメモリへの出力アドレスに設定する（ステップ１３２）。これにより、無効ブロックのみを格納したＬＵＴを用いたブートコードの読み出しが可能となる。 （もっと読む）

【解決課題】ストレージシステムのライト性能の低下を抑制する。
【解決手段】フラッシュメモリと、キャッシュメモリと、フラッシュメモリのデータの読み出し、書き込み及び消去と、キャッシュメモリのデータの読み出し及び書き込みを制御し、フラッシュメモリ内に不良なブロックが発生したことを検出するコントローラと、データのライト処理を要求するコマンドを発行するホスト計算機とを含むストレージシステムにおいて、コントローラは、フラッシュメモリ内に不良ブロックが発生したことを検出すると、フラッシュメモリに格納された所定のデータをキャッシュメモリに移動し、その移動したデータを更新するためのコマンドをホスト計算機から受信しても、そのコマンドに基づくデータをフラッシュメモリへ書き込むことを禁止する。 （もっと読む）

種々の実施形態は、基準消去ブロックグループを含む複数の消去ブロックグループとして構成可能なメモリデバイスを含む装置を含む、装置、方法、及びシステムを含む。複数の消去ブロックグループのそれぞれは複数の消去ブロックを含み、その各々は、複数の消去ブロック内において一意的で、かつ、複数の消去ブロックグループにわたって一致する、一致する一意的な複数の消去ブロック番号によって識別される。基準消去ブロックにおける欠陥ではない消去ブロックを識別する、一致する一意的な複数の消去ブロック番号のうちの一つに対応する、かつ、基準消去ブロックグループ以外の複数の消去ブロックグループのそれぞれにおける単一の欠陥ではない消去ブロックを識別する、一致する一意的な複数の消去ブロック番号のうちの幾つかに対応する、少なくとも一つのグループアドレス番号を格納する、複数の消去ブロックグループに接続されるマッピングテーブルも含まれる。
（もっと読む）

本発明は動的と静的ブロック管理方法を含むフラッシュメモリのブロック管理方法を開示する。動的ブロック管理方法は、１つの空きブロックを書き込み操作対象の交換ブロックとして選択することで、毎回の書き込み操作過程において、新しいデータ及び／又は操作される目標ブロック内の古いデータを交換ブロックに書き込み、目標ブロックを消去して、目標ブロックの論理アドレスを交換ブロックの論理アドレスに変更し、目標ブロックを次の書き込み操作対象の交換ブロックにする。静的ブロック管理方法は、動的に変化するパラメータ、シードを設定することで、各シードの値を設定した各フラッシュメモリブロックの論理アドレスに対応させる。シードの値が変化するとき、シードの値に対応するフラッシュメモリブロックと交換ブロック内のデータに対して交換処理を行い、シードの値に対応するフラッシュメモリブロックを次の書き込み操作対象の交換ブロックにする。 （もっと読む）

【課題】メインフラッシュメモリと交替フラッシュメモリとライトキャッシュメモリとを搭載する半導体記憶装置において、ライトキャッシュメモリ用のＲＡＭを削減する。
【解決手段】メインメモリチップとその交替用のサブメモリチップとを持つ半導体記憶装置において、各メインメモリチップは不良化したメモリブロックの代替先として同一チップ内に複数の予備メモリブロックを持つ。そして、メインメモリチップで、代替先として未使用の予備メモリブロックの残り数が第１の所定値に達したことを検出したときに、サブメモリチップ内のメモリブロックのフォーマット処理を開始する。また、メインメモリチップの未使用の予備メモリブロックの残り数が第２の所定値になった時には、そのサブメモリチップ内のメモリブロックのフォーマット処理をバイパスしながら、メインメモリチップへの読み書きをサブメモリチップに切り替える。 （もっと読む）

【課題】多ビットのメモリ故障であっても、効率よく、主記憶装置が使用不可になることを回避する。
【解決手段】主記憶装置２の初期化において、主記憶装置初期化／故障検出部６は、キャッシュメモリ５のキャッシュ有効フラグ４ａに’０’を設定し、キャッシュメモリ５を無効とする。その後、主記憶装置２のＳバイト領域に検査データＷを記憶させた後に、主記憶装置２のＳバイト領域を読み取った後、検査データＷの反転データである検査データＷＷを主記憶装置２のＳバイト領域に記憶させて、そのＳバイト領域のデータを読み取る。検査データＷ，ＷＷと読み取ったデータとが同じでない場合、主記憶装置２のＳバイト領域が異常と見なし、そのＳバイト領域をキャッシュメモリ５の任意のメモリ領域に割り付けて該Ｓバイト領域を救済する。 （もっと読む）

【課題】複数のメモリーブロックを持つフラッシュメモリー装置を含むメモリーシステムの動作方法を提供する。
【解決手段】該動作方法はフラッシュメモリー装置の読み込み動作の間に生じた読み込みのエラーが読み込みによるディスターブに起因するものか否かを判別する段階と、前記読み込みのエラーが読み込みによるディスターブに起因するものと判別される場合には、前記読み込みのエラーが発生したメモリーブロックを空のメモリーブロックで置き換える段階とを含む。 （もっと読む）