【課題】複数の回路ブロック毎にバックアップ用バッテリーを配置した回路装置において、バックアップから正しく復帰できるようにする。
【解決手段】分割された回路ブロックを複数備えた回路装置であって、前記各回路ブロックには、各回路ブロックに個別のバックアップ用バッテリーと、前記バックアップ用バッテリーの電圧が予め設定されたバックアップ下限電圧まで低下したことを検出する電圧監視手段と、いずれかの回路ブロックの前記電圧監視手段における電圧低下検出時に、他の全ての回路ブロックについても前記電圧監視手段が電圧低下を検出した時と同じ状態に移行させる電圧低下連携手段と、前記回路ブロックに含まれる揮発性メモリーに蓄積されたデータを不揮発性メモリーに退避させるデータ退避手段とを備え、前記いずれかの回路ブロックの前記電圧監視手段の電圧低下の検出時に、前記データ退避手段が作動する。 （もっと読む）

【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】メモリ装置を備えた情報処理装置の、処理上のスループットを低下させることなく、かつ高い信頼性を維持して該メモリ装置の故障診断を行うこと。
【解決手段】
アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。次に、通達部１２は、アドレス予測部１１が特定した前記アドレス情報を、メモリ診断部に送出する。これにより、メモリ診断部は、ＣＰＵ付属のメモリ装置（図示は省略）の、該特定されたアドレス情報が示す記憶領域のみを目下の診断対象とすることができる。 （もっと読む）

【課題】ブートプログラムの正確な転送動作を実現する。
【解決手段】メモリシステム１は、ブートプログラムを格納する不揮発性の第１のメモリ１０と、揮発性の第２のメモリ１１と、電源電圧のレベルを検知し、電源電圧が第１のレベルより低くなった場合に割込みを発生する検知回路１３と、電源投入時に、第１のメモリ１０からブートプログラムを読み出す読み出し動作と、上記読み出されたブートプログラムを第２のメモリ１１に転送する転送動作とを含むシーケンスを実行するステートマシン１２とを含む。ステートマシン１２は、読み出し動作中、又は転送動作中に割込みが活性化された場合に、割込みが非活性化されるまで待機する待機ステートを含む。 （もっと読む）

【課題】 通常動作時、時間及び負荷のかかる処理を要することなく、転送データ量を抑える情報処理装置とそのデータ退避方法を提供することにある。
【解決手段】 電源遮断可能な第１の電源網を有する第１のドメインと第２のドメインとを有し、第１のドメインは、データと電源遮断時にデータが退避対象であるか否かを示すフラグとを記憶するフラグ付きメモリと、フラグ付きメモリにデータに加えて退避対象を示すフラグを書き込む第１の命令を含む複数の命令を実行するＣＰＵと、フラグ付きメモリを制御するメモリコントローラとを有し、第２のドメインは退避メモリを有し、メモリコントローラは、第１の命令の実行時にデータに加えてフラグをフラグ付きメモリに書き込み、第１のドメインの電源遮断直前に退避対象データとその退避対象データアドレスを退避メモリに書き込む。 （もっと読む）

【課題】情報処理装置への電源投入を長期間行っていない場合でも、電力供給が停止した後もデータを保持可能なデータ保持期間を有する記憶装置のデータが消滅してしまうことを防止すること。
【解決手段】電力供給が停止した後もデータリテンション時間においてはデータを継続して保持可能な記憶媒体（ＮＡＮＤ Ｆｌａｓｈ）３３を有する情報処理装置１の制御部３２が、ＣＭＯＳ ＲＡＭ３６に記憶された最終確認日時（記録媒体３３のデータリテンション時間の開始日時）とＲＴＣ３７が示す現在日時からデータリテンション時間が経過しているかどうかを判定し（Ｓ３０３）、データリテンション時間が経過していると判定した場合（Ｓ３０３でＮｏ）、情報処理装置１を起動しないようにする（異常終了）。 （もっと読む）

【課題】コンフィギュレーションメモリのエラーの検出から修正、復旧までをプログラマブル論理回路に影響を与えることなくエラーを隠蔽した状態で動的に行うことが可能なプログラマブル論理回路のエラー訂正回路を提供する。
【解決手段】エラー訂正回路１１は、プログラマブル論理回路の回路構成または配線構成を示す構成データおよびこの構成データの誤り検出符号化データが、ベースメモリＭから読み出されて格納されるコンフィギュレーションメモリ１２と、構成データと誤り検出符号化データとからエラー発生を検出するエラー検知部１３１、エラーが発生する前の構成データを保持する代替記憶部１３４、エラー通知により構成データを代替記憶部１３４が保持した構成データに切り替えるマルチプレクサ部１３３と、ベースメモリＭから構成データを読み出し、コンフィギュレーションメモリ１２に書き込み再構成する再構成制御部１４とを備えた。 （もっと読む）

【課題】データ書き込み時の方向と直交する方向に連続するメモリセルに記憶されたデータ列を該データ列単位で順次読み出すことが可能な半導体回路装置において、前記読み出したデータ列の誤り検出を行うのに好適な半導体回路装置を提供する。
【解決手段】半導体回路装置１の誤り検出回路４３を、列誤り検出回路５０＿０〜５０＿ｎと、誤り検出用ＯＲ回路５１とを含んだ構成とし、各列誤り検出回路において、ＬＣＤからのクロック信号ＬＣＤ＿ＣＫに同期してメモリセルアレイ２１から行単位に順に読み出される表示用データＬＣＤ＿ＲＤの、１ライン目の読み出し時において同じ１周期にパリティデータＰＴＤを読み出し、行単位で順次読み出される各ラインにおける列方向に書き込まれた各ビットデータと１つ前の演算結果との排他的論理和演算を順次行い、表示用データＣＰＵ＿ＷＤに対する最終的な演算結果を誤り検出用ＯＲ回路５１に出力する構成とした。 （もっと読む）

【解決手段】 格納および複雑さのオーバーヘッドを低く抑えつつ、マルチビットエラー訂正符号（ＥＣＣ）を利用するキャッシュメモリシステムを提供する。当該キャッシュメモリシステムは、状態が失われることに起因してアイドル電力状態の開始および終了の際の遷移レイテンシが大幅に大きくなるという事態を避けつつ、アイドル状態での電力を非常に低く抑えて動作することが可能である。 （もっと読む）

【課題】アプリケーションの実行に影響を与えることなくアプリケーションデータのエラーチェックを行うことができるようにすることを目的とする。
【解決手段】ＳＲＡＭ１３０はアプリケーションデータを記憶する。更新ページ検出部１４１はアプリケーションデータの更新ページを特定し、更新ページテーブル１４３内の更新ページに対応するビットを設定する。パトロールタスクはアプリケーションが動作していないときに動作する。パトロールタスクは更新ページテーブル１４３に基づいて更新ページを特定し、更新ページの誤り検出訂正符号を生成し、誤り検出訂正符号を誤り検出訂正符号テーブル１２２内の更新ページに対応するエントリに設定する。また、パトロールタスクは誤り検出訂正符号テーブル１２２内の未更新ページに対応するエントリに設定されている誤り検出訂正符号に基づいて未更新ページのビット反転エラーを検出および訂正する。 （もっと読む）

【課題】データを不揮発性メモリに書き込む際、不揮発性メモリへの書き込み回数の増加を抑制することのできるマイクロコンピュータ及び車両を提供する。
【解決手段】複数のセルを電気的に接続した組み電池とセルの状態を計測する監視回路とを有する電池パックを備えた車両に搭載される、スタティックＲＡＭ３１を有するマイクロコンピュータ３０であって、監視回路から複数の計測した情報をそれぞれの周期で取得し、所定期間の情報を管理情報として編集してスタティックＲＡＭに書き込む際、このスタティックＲＡＭに必要な空き領域が不足しているときは、新たに編集した管理情報と既に保存されている管理情報とを不揮発性メモリに書込む動作を実行し、車両がイグニッションオフされた際は、計測した情報を取得するそれぞれの周期をイグニッションオンのときよりも長い周期で実行するようになされたマイクロコンピュータである。 （もっと読む）

【課題】メモリチェックで検出されるエラーが復旧不可能な故障であるかどうかを検出することができるメモリ装置およびそのセルフチェック制御方法を提供する。
【解決手段】２つのメモリ（１０１ａ、１０１ｂ）にそれぞれ対応するエラー検出機能（１０２ａ、１０３ａ、１０２ｂ、１０３ｂ）が設けられた二重化メモリ部（１００ａ、１００ｂ）と、二重化メモリ部のそれぞれのデータに対するエラー検出結果に基づいて、一方のメモリのデータでエラーが検出された場合に他方のメモリの対応したデータで修正するエラーチェック処理を各メモリの所定領域全体にわたって繰り返すセルフチェック部（１１０−１１２）と、エラーチェック処理を繰り返した際の異常判定回数CNT(X)が所定回数に達した時にデータ修正不可能と判定する判定部（１１０）と、を有する。 （もっと読む）

【課題】ＥＥＰＲＯＭ異常に起因する異常データに基づいて制御対象を制御しないようにできる技術を提供する。
【解決手段】制御対象を制御する制御装置が、前記第１記憶部の異常を判定する場合、複数の同一データが書き込まれた前記第２記憶部におけるデータが不一致でない場合、及び、前記第２記憶部から読み出したデータが所定の容量である場合は、前記第２記憶部のデータを前記第１記憶部へ書き込み、前記第１記憶部の異常を判定する場合、複数の同一データが書き込まれた前記第２記憶部におけるデータが不一致である場合、前記第２記憶部から読み出したデータが所定の容量でない場合、及び、前記第２記憶部へ書き込んだ所定のデータと読み出した該所定のデータが一致しない場合は、制御対象を制御することを禁止するので、前記第２記憶部のデータが正確でない場合は、そのデータが前記第１記憶部へロードされず、異常データに基づいて制御対象を制御しないようにできる。 （もっと読む）

【課題】スタンバイ時の保持データ量の変化に対応すること。
【解決手段】半導体集積回路は、ロジック回路ｌｏｇｉｃと、複数のＳＲＡＭモジュール２、３を具備する。複数のＳＲＡＭモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のＳＲＡＭモジュールの間で独立した電源制御が可能とされる。具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。一方のＳＲＡＭモジュール２と他方のＳＲＡＭモジュール３とのローカル電源線ｖｓｓｍは、共有ローカル電源線ｖｓｓｍ２２によって共有されている。一方と他方のＳＲＡＭモジュール２、３の一方と他方の電源スイッチＰＷＳＷ２２、ＰＷＳＷ２３とは、共有ローカル電源線ｖｓｓｍ２２に共通に接続される。 （もっと読む）

【課題】ソフトエラー等による一時的な論理アドレスと物理アドレスとの誤変換によるデータの位置誤算出を防ぐことができて信頼性を保てるストレージ制御装置を提供する。
【解決手段】ストレージシステムは、記憶装置と、ストレージ制御装置を備え、ストレージ制御装置が、ホストから書き込み指示を受け取ったとき、ホストからの書き込み指示に含まれる論理アドレスを含む読み込み指示を記憶装置へ送るデータ読み込み指示手段２５と、データ読み込み指示手段２５からの読み込み指示に基づき、記憶装置が読み取った該当位置のデータに論理アドレスが含まれている場合に、ホストから受け取った書き込み指示に含まれる論理アドレスと読み取ったデータに含まれた論理アドレスとが異なるとき、システム領域からアドレス変換情報を読み出し、読み出したアドレス変換情報をメモリに書き込むアドレス変換情報訂正手段２７とを有する。 （もっと読む）

【課題】書き込みのため、フラッシュメモリデバイスはページ指向モードにおいて物理的にアクセスされるが、そのようなデバイスは動作においてエラーフリーでない。
【解決手段】本発明によると、共通のデータバスに割り当てられたフラッシュメモリデバイスに逐次的にバスライトサイクルにおいて情報データを書き込むとき、フラッシュメモリデバイスの少なくとも１つには、格納のため情報データの現在部分は供給されない。現在の情報データ部分をフラッシュメモリデバイスの現在のものに書き込む間にエラーが生じた場合、現在の情報データ部分は非フラッシュメモリに書き込まれる。以降のバスライトサイクル中、当該欠陥ページを含むフラッシュメモリデバイスが通常のアイドル状態にある間、当該アイドル期間は、非フラッシュメモリから当該フラッシュメモリデバイスの非欠陥ページに情報データの対応する格納されている部分をコピーするのに利用される。 （もっと読む）

【課題】適切なタイミングでプログラムデータのチェックを実行しつつ、ＣＰＵにチェック処理の以外の処理を実施させることが可能なデータチェック回路を提供する。
【解決手段】メモリにアクセスするためのバスにバスマスタとして接続されるＣＰＵから、メモリに格納されたデータが正しいか否かの検出開始を指示する指示信号が出力されると、バスの占有を調停する調停回路に対してバスの占有を要求するための要求信号を出力する要求信号出力回路と、調停回路が要求信号に基づいてバスの占有を許可する許可信号を出力すると、バスを介してメモリに格納されたデータを取得するデータ取得回路と、データ取得回路が取得した取得データに対し、取得データが正しいか否かを検出するための処理を施すデータ処理回路と、を備えることを特徴とするデータチェック回路。 （もっと読む）

【課題】バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置
【解決手段】ＳＲＡＭ１１ａと、電源スイッチがオンされた後にバッテリから給電されて起動し、ＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータ１２と、を備える制御装置。 （もっと読む）

【課題】メインメモリ上で更新された呼制御アプリケーション及び呼制御情報を不揮発性メモリに保存できるようにする。
【解決手段】本発明の呼制御装置は、揮発性メモリ上にＲＡＭディスク領域部を生成しておき、不揮発性メモリに格納される呼制御アプリケーション及び呼制御情報を揮発性メモリにローディングして呼処理を行い、不揮発性メモリに対する書き込み情報をＲＡＭディスク領域に格納する呼制御装置で、ＲＡＭディスク領域の書き込み情報から、呼処理により揮発性メモリにローディングされた呼制御アプリケーション、呼制御情報を格納する不揮発性メモリの領域に対する書き込み情報を検知する更新検知処理手段と、更新検知処理手段の検知に基づいてＲＡＭディスク領域の書き込み情報のうち呼制御アプリケーション、呼制御情報の領域に対する書き込み情報の不揮発性メモリへの書き込みを行う書き込み処理手段を備える。 （もっと読む）

【課題】記憶装置の良好ブロックをより有効に利用すること。
【解決手段】記憶領域を複数のメモリブロックに区切られたフラッシュメモリ１４に対して、所定のメモリブロック群ごとにデータの書き込みを行うアクセス制御装置であって、メモリブロックごとに、当該メモリブロックが、データの記録が可能な良好ブロックであるか或いはデータの記録が不可能な不良ブロックであるかを示す記録可否情報を記憶し、この記録可否情報に基づき、当該メモリブロック群の良好ブロックに対してのみデータを書き込む。 （もっと読む）