メモリ装置の診断方法及びメモリ装置の診断装置並びに情報処理装置
【課題】メモリ装置を備えた情報処理装置の、処理上のスループットを低下させることなく、かつ高い信頼性を維持して該メモリ装置の故障診断を行うこと。
【解決手段】
アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。次に、通達部１２は、アドレス予測部１１が特定した前記アドレス情報を、メモリ診断部に送出する。これにより、メモリ診断部は、ＣＰＵ付属のメモリ装置（図示は省略）の、該特定されたアドレス情報が示す記憶領域のみを目下の診断対象とすることができる。
【解決手段】
アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。次に、通達部１２は、アドレス予測部１１が特定した前記アドレス情報を、メモリ診断部に送出する。これにより、メモリ診断部は、ＣＰＵ付属のメモリ装置（図示は省略）の、該特定されたアドレス情報が示す記憶領域のみを目下の診断対象とすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリ装置の診断方法及びメモリ装置の診断装置並びに情報処理装置に関し、特に、診断機能がオーバーヘッドとなることを排して、情報処理装置の処理上のスループットを高めながら、メモリ装置の故障診断を高い信頼性でもって行うことができるメモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置に関する。
【背景技術】
【０００２】
情報処理装置の構成要素として、ＣＰＵ（セントラル・コンピューティング・ユニット）と共に搭載されているメモリ装置は、記憶容量が益々増大化する傾向が有り、しかも、現在まで、この傾向には全く収束する気配が見えていない。
このような記憶容量の増加傾向に伴い、メモリ装置の障害も増加している。
そこで、近年、情報処理装置（特に高信頼が求められる情報処理装置）には、メモリ装置の適切かつ効率的な診断装置を設置することが必要とされており、現在では、メモリ装置の診断機能は、一般的な情報処理装置が内蔵すべき必須機能と考えられている。
【０００３】
周知のとおり、メモリ装置は、その使用形態から分類して、一般に、プログラムのコードや定数のデータなど、内容の更新を伴わないデータを格納するための領域（以後、「読み込み専用領域」と称する）として使用される場合と、フラグやカウンタ値など、内容の更新を伴うデータを格納するための領域（以後、「書き込み領域」と称する）として使用される場合とに大別できる。
【０００４】
図４は、従来から実施されているメモリ装置の診断方法を一覧で示す説明図である。
同図に示すように、一義的な診断の場合、読み込み専用領域に対しては、読み込みアクセス時のデータ正常性を確認するたけであるが、この機能は、ＥＣＣメモリ装置の活用により、既に実現されている。また、書き込み領域に対しては、書き込みアクセス以前のメモリ装置の故障診断を行うか、または書き込み直後のデータの正常性を確認する。
【０００５】
他方、予防保守としての診断の場合は、読み込み専用領域に対しては、読み込みアクセスとは非同期に、メモリ装置の全領域を巡回しながら診断するが、この機能も、ＥＣＣメモリ装置の活用により、既に実現されている。また、書き込み領域に対しては、書き込みアクセスとは非同期に、メモリ装置の全領域を巡回しながら診断するが、この機能も、ＥＣＣメモリ装置の活用により、既に実現されている。
読み込み専用領域の場合、最も重要なことは、内容を読み出そうとしているメモリ装置から、該内容を正しく読み出せることである。このため、一義的には、読み込みアクセス時のデータ正常性の診断が必要となる。
【０００６】
また、読み込み専用領域の場合、メモリ装置には、ソフトエラーやハードエラーが偶発的に発生する可能性が有るため、予防保守の観点での診断も必要である。これについては、読み込みアクセスとは非同期に、メモリの全領域を巡回して診断を行えばよい。
なお、これらの診断は、共に、今日のコンピュータシステムでは、ＥＣＣメモリ装置を活用することにより既に実施されている。
【０００７】
書き込み領域の場合、故障によりデータを正しく書き込むことができないメモリに対して、書き込みを行ってしまうと、その後に問題が生じることになる。このため、一義的には、書き込み直前のメモリ故障診断や、書き込み直後のデータ正常性診断が必要である。
また、書き込み領域の場合、予防保守観点での診断については、読み込み専用領域と同様に、書き込みアクセスとは非同期に、メモリの全領域を巡回して診断を行えば良く、これについてもＥＣＣメモリ装置を活用することにより既に実施されている。
【０００８】
この分野の公知技術として、例えば、特許文献１には、アクセス速度の高速化と高信頼性とを実現することができるメモリシステム及び情報処理装置が開示されている。具体的には、メモリシステムにおけるキャッシュメモリのキャッシュ方式を、領域によってライトスルー方式（ライトスルーキャッシュ領域ＷＴ）またはライトバック方式（ライトバックキャッシュ領域ＷＢ）に切り替えると共に、情報処理装置の電源部に入力される電源電圧の低下を検出したとき、動作可能なうちにライトバック方式に割り当てた領域のデータを不揮発性メモリに書き戻すよう制御する技術である。
【０００９】
また、例えば、特許文献２には、順序性を持ったデータ列のある時点におけるデータ・セットをマルチプロセッサ・システムの要素プロセッサに高速に割り当て、効率良く並列に実行できるようにする技術が開示されている。具体的には、キャッシュ・ブロックに対して参照ビットを設けて、まだ参照していないキャッシュ・ブロックへの他のキャッシュからのａｌｌ−ｒｅａｄに伴う割つけを防ぐ機構を追加する。参照ビットは、キャッシュブロックに新しいデータが読み込まれたときに０となり、そのキャッシュブロックがＣＰＵから参照されたとき１となる。基本的な動作はａｌｌ−ｒｅａｄプロトコルと同じで、他のキャッシュのデータ読み込みを関して、もしも該当ブロックがライトバックの必要なくリプレース可能で、なおかつ参照ビットが１の場合、そのデータをキャッシュの中に取り込むものとしている。
【００１０】
また、例えば、特許文献３には、共有バスに、個別のキャッシュ・メモリを介して複数のプロセッサを結合したマルチプロセッサ・システムが開示されている。具体的にはキャッシュ・メモリの各々に、バス上のデータの転送を監視し、他のキャッシュ・メモリが上記バスを介して読み込むデータを、データの転送が所定のモードのときに、対応するキャッシュ・メモリに読み込む手段と、キャッシュ・ライン毎に設けられ、当該キャッシュ・ラインが対応するプロセッサから参照されたかどうかを示すビットを保持するビット保持手段と、上記ビット保持手段を参照して、上記キャッシュ・ラインが対応するプロセッサにより参照されていないときに、当該キャッシュ・ラインを上記読み込み手段による読み込みでリプレースしないようにするリプレース制御手段とを設けるものとしている。
【００１１】
さらに、例えば、特許文献４には、診断対象となるメモリ装置の代替機能を実現する手段を用いてメモリの診断を行う技術が開示されている。具体的には、例えば、データを退避させるバッファや、システムからの診断対象メモリへのアクセスを退避バッファに振り替える手段など、を用いてメモリの診断を行うものとしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１２９７７１号公報
【特許文献２】特開平０７−２１９９１４号公報
【特許文献３】特許第２６３４１４１号公報
【特許文献４】特開平０４−１２５７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、前述のとおり、メモリ装置の診断方法は、確認すべき点や診断タイミングが、メモリの使用形態やアクセス状況によって異なるものである。
換言すると、メモリ装置を適切かつ効率的に診断するためには、メモリ装置の使用形態とアクセス状況とを考慮した診断方法を採用することが必要となる。
極端な話し、実行されている現在の処理においては全く使用されないメモリアドレスの記憶領域についてまでは、今直ぐに診断する必要は無い。また、過去に既に診断されていたメモリアドレスの記憶領域であっても、現在でも正常に動作する領域であることまでは保証されない。
また、一般に、「読み込み専用領域」についてまで、書き込みが可能か否かの診断を行う必要は無い。
【００１４】
よって、使用されるメモリアドレスの記憶領域は、メモリ装置の使用形態を考慮すると共に、診断が必要な記憶領域についてはアクセス直前に診断しておくことが最も信頼性を高める診断方法であることになる。
しかしながら、既存のメモリ装置の診断方法を検証すると、メモリの使用形態とアクセス状況とを考慮した診断方法については開示されておらず、また、実施されてもいない。
例えば、メモリへの書き込みの度毎に書き込まれたデータをメモリから読み出して比較する方法や、前述の特許文献４に開示された方法などが有るが、これらの方法では、メモリ装置への書き込みの度毎に、書き込まれたデータをメモリから読み出して比較する方法の場合、読み出して比較する一連の処理を、書き込み毎に実施する必要があるため、この診断方法が適用される情報処理装置のスループットを低下させるといった問題点が有る。
【００１５】
より具体的には、前述の特許文献４に開示された方法の場合、前述のとおり、診断対象となるメモリ装置の代替機能を実現する手段（例えば、データを退避させるバッファや、システムからの診断対象メモリへのアクセスを退避バッファに振り替える手段など）を用いてメモリの診断を行うものであるが、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されない。このため、図４に示した「書き込み領域」に対する一義的な診断を行うことができないといった問題点が有る。
【００１６】
なお、前述の特許文献１に開示された技術では、前述のとおり、メモリシステム及び情報処理装置の信頼性を高めることを意図したものではあるが、具体的にはキャッシュ・メモリの記憶内容を保全する技術である。
また、前述の特許文献２に開示された技術では、前述のとおり、順序性を持ったデータ列のある時点におけるデータ・セットをマルチプロセッサ・システムの要素プロセッサに高速に割り当て、効率良く並列に実行できるようにするものではあるが、キャッシュ・メモリの使用方法を改良することに留まっている。
また、前述の特許文献３に開示された技術では、前述のとおり、やはりキャッシュ・ライン留まり（アルゴリズム上の工夫だけ）となっている。
なお、特許文献４に開示された技術については、前述のとおり、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されていない。
【００１７】
これに対し、本発明は、例えば、キャッシュメモリを内蔵するＣＰＵと、メモリ装置とからなる情報処理装置において、該キャッシュメモリの各ラインの状態（参照、書き戻しの必要性の有無など）から、メモリ装置へのアクセスが発生するアドレスを予測して特定する手段と、該特定したメモリアドレスによって示される記憶領域を故障診断する手段とを備えることにより、ＣＰＵによるメモリアクセス時とは非同期に、かつＣＰＵによる個々のメモリアクセスに先立って、アクセス先のメモリアドレスによって示される記憶領域を故障診断することを骨子としている。
【００１８】
本発明は、上記の課題に鑑みてなされたものであり、情報処理装置が備えるメモリ装置の使用形態とアクセス状況とを考慮し、情報処理装置の処理上のスループットを低下させることなく、アクセス直前のアドレスについてのメモリ装置の故障診断を行うことを可能にして、メモリ装置の故障診断を高い信頼性で行うことができるように構成した、メモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２０】
また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２１】
また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２２】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２３】
また、本発明に係るメモリ装置の診断装置は、前記アドレス予測手段が参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする。
【００２４】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２５】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２６】
さらに、本発明は、請求項５乃至６のいずれか１項に記載のメモリ装置の診断装置を備えた情報処理装置を提供するものである。
【発明の効果】
【００２７】
本発明のメモリ装置の診断装置は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断手段に通達するので、メモリ診断手段では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリの故障診断を実施することが可能となり、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係るメモリ装置の診断装置の主要な構成を示す構成図である。
【図２】本発明の実施形態に係る情報処理装置を構成するＣＰＵの主要な構成を示す構成図である。
【図３】本発明のメモリ装置の診断装置１が参照するキャッシュライン管理情報の構成を示す説明図である。
【図４】従来から実施されているメモリ装置の診断方法を一覧で示す説明図である。
【発明を実施するための形態】
【００２９】
以下、本発明のメモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るメモリ装置の診断装置の主要な構成を示す構成図である。
同図において、本実施形態のメモリ装置の診断装置１は、主要な構成要素として、アドレス予測部１１と、通達部１２と、を備える。
通達部１２には、予測結果（メモリアドレス）を置数するための金物として、レジスタ（例えば、後述するレジスタ１１１）を設置することができる。
この予測結果を置数するためのレジスタの記憶内容は、情報処理装置が備えるＣＰＵに付属のレジスタ（例えば、後述するレジスタ３１２）にも置数されるように構成することができる。
なお、この実施形態では、図１に示すとおり、メモリ診断部２を外部の装置（メモリ診断装置）としたが、本発明では、一般に、メモリ診断部２も本発明に係るメモリ装置の診断装置の構成要素に含めることができる。
【００３０】
図２は、本発明の実施形態に係る情報処理装置を構成するＣＰＵの主要な構成を示す構成図である。
同図において、本実施形態の情報処理装置を構成するＣＰＵ３は、ＣＰＵ（セントラル・プロセッサユニット）のレジスタファイル３１と、キャシュメモリ３２と、を備え、
さらに、ＣＰＵ３は、本発明の実施形態に係るメモリ装置の診断装置１の構成要素でもあるアドレス予測部１１と、通達部１２と、を備える。
【００３１】
本実施形態の情報処理装置は、図２に示すＣＰＵ３の他に、メモリ装置（主記憶装置）、周辺装置（入出力装置、表示装置等を含む）、等々を備えることができるが、本発明の主要な構成要件ではないので、図２では省略している。
また、本実施形態の情報処理装置は、ＣＰＵ３だけで構成されているものであっても良い。
なお、ＣＰＵ３自体についても、その他の構成要素として、メモリ装置（主記憶装置）、周辺装置（入出力装置、表示装置等を含む）、等々を備えることができる。
また、ＣＰＵのレジスタファイル３１には、その１部のレジスタとして、メモリ診断部２が読み取り可能な記憶装置としてレジスタ３１２を備える。
この実施形態では、アドレス予測部１１には予測結果を置数するためのレジスタ１１１を配備している。
【００３２】
レジスタ１１１の置数内容（予測結果のメモリアドレス）は、ＣＰＵ３に付属のレジスタファイル３１の一部であるレジスタ３１２にも置数されるように構成している。
この構成により、メモリ診断部２は、例えば、書き込み時には、近々に書き込みアクセスが発生すると予測されるメモリに対してのみ、該アクセスに先立って故障診断を実施することができる。これにより、前述のスループット低下を抑止することができる。
なお、図示は省略しているが、メモリ診断部２は、ＣＰＵ３０上で起動するプログラムによって制御されることを想定している。
【００３３】
以下、本実施形態に係るメモリ装置の診断装置１の動作を、該装置が適用された情報処理装置３の動作と共に説明する。
先ず、アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。
次に、通達部１２は、アドレス予測部１１が特定した前記アドレス情報を、メモリ診断部２に送出する。これにより、メモリ診断部２は、ＣＰＵ付属のメモリ装置（図示は省略）の、該特定されたアドレス情報が示す記憶領域のみを、目下の診断対象とすることができる。
【００３４】
図３は、本発明のメモリ装置の診断装置１が参照するキャッシュライン管理情報の構成を示す説明図である。
図３に示すキャッシュライン管理情報は、キャッシュメモリ３２を構成する回路系統が保持する情報である。
なお、このキャッシュライン管理情報には、図３に示すとおり、「ＣＰＵからの参照頻度」と、「キャッシュメモリとメモリ装置との記憶内容の整合性」）とが含まれている。
なお、この「キャッシュメモリとメモリ装置との記憶内容の整合性」は、即ち、書き戻しの必要性の有無を示す情報である。
【００３５】
アドレス予測部１１は、キャッシュメモリ３２を構成する回路系統内に存在するキャッシュライン管理情報（図３）の意味する所を解析し、これにより、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報を特定する。
該特定されたアドレス情報は、レジスタ１１１に保持する。前述のとおり、該レジスタ１１１の保持内容は、ＣＰＵのレジスタ３１２にも置数される。
レジスタ３１２の置数内容（即ち、予測で特定されたメモリアドレス）は、メモリ診断部２によって読み出され、目下は、該メモリアドレスで示される記憶領域についてのみ、故障の診断がなされる。
【００３６】
以下、図１，２を参照して、本発明のメモリ装置の診断装置１が、近々にアクセスされるメモリアドレスを予測することができる原理について説明する。
ＣＰＵ３は、キャッシュメモリ３２を有するシステムであるので、メモリ装置（図示は省略）への、例えば、書き込み要求は、基本的にはキャッシュメモリ３２に対するアクセス要求として処理され、メモリ装置に対するアクセスが発生することはない。メモリ装置に対する書き込みアクセスの発生は、キャッシュメモリ３２のリフィルが必要であって、かつ、このリフィルによって置き換えられるキャッシュライン内に、メモリ装置が保持するデータと異なるデータが存在する場合のみである。このため、キャッシュメモリのこのような状態を判別できれば、以後、メモリ装置に対して発生する書き込みアクセスを事前に予測することが可能となる。
【００３７】
都合の良いことに、このような状態の判別に必要な情報は、通常、キャッシュメモリ内のキャッシュライン管理情報（図３）に含まれており、リフィルによって置き換えられるキャッシュラインについては、ＣＰＵ３からの参照頻度を記録した情報を参照することで判別することが可能であり、また、メモリ装置に対する書き込みアクセスの発生については、キャッシュが保持するデータとメモリが保持するデータとの整合性を示す情報を参照することで判別可能である。
【００３８】
本発明のメモリ装置の診断装置１におけるアドレス予測部１１は、上記の事情に鑑みて構成したものであり、キャッシュラインが保持しているキャッシュライン管理情報を解析することで、例えば、近々に書き込みアクセスが発生することになると予測されるメモリ装置のアドレス情報を特定することができる構成としている。
この実施形態に係るメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置によれば、アドレス予測部１１は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断部１２に通達する。これにより、メモリ診断部２では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリ装置の故障診断を実施することができるので、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。
【００３９】
〔他の実施の形態〕
前記の実施形態においては、アドレス予測部１１は、キャッシュライン管理情報を解析することで、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行っているが、他の実施の形態として、アドレス予測部１１が、ＣＰＵ３とキャッシュメモリとの間の信号を独自に監視することで、前述のキャッシュライン管理情報と同様の情報を生成・管理する構成にしても良い。
また、アドレス予測部１１が、プログラムのコードを解析し、この解析結果を、メモリ装置の近々にアクセスされるアドレスを特定することに使用しても良い。
【符号の説明】
【００４０】
１ メモリ装置の診断装置（本発明の実施形態）
２ メモリ診断部
３ ＣＰＵ
１１ アドレス予測部
１２ 通達部
３１ ＣＰＵのレジスタ
３２ キャッシュメモリ
１１１，３１２ レジスタ
【技術分野】
【０００１】
本発明はメモリ装置の診断方法及びメモリ装置の診断装置並びに情報処理装置に関し、特に、診断機能がオーバーヘッドとなることを排して、情報処理装置の処理上のスループットを高めながら、メモリ装置の故障診断を高い信頼性でもって行うことができるメモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置に関する。
【背景技術】
【０００２】
情報処理装置の構成要素として、ＣＰＵ（セントラル・コンピューティング・ユニット）と共に搭載されているメモリ装置は、記憶容量が益々増大化する傾向が有り、しかも、現在まで、この傾向には全く収束する気配が見えていない。
このような記憶容量の増加傾向に伴い、メモリ装置の障害も増加している。
そこで、近年、情報処理装置（特に高信頼が求められる情報処理装置）には、メモリ装置の適切かつ効率的な診断装置を設置することが必要とされており、現在では、メモリ装置の診断機能は、一般的な情報処理装置が内蔵すべき必須機能と考えられている。
【０００３】
周知のとおり、メモリ装置は、その使用形態から分類して、一般に、プログラムのコードや定数のデータなど、内容の更新を伴わないデータを格納するための領域（以後、「読み込み専用領域」と称する）として使用される場合と、フラグやカウンタ値など、内容の更新を伴うデータを格納するための領域（以後、「書き込み領域」と称する）として使用される場合とに大別できる。
【０００４】
図４は、従来から実施されているメモリ装置の診断方法を一覧で示す説明図である。
同図に示すように、一義的な診断の場合、読み込み専用領域に対しては、読み込みアクセス時のデータ正常性を確認するたけであるが、この機能は、ＥＣＣメモリ装置の活用により、既に実現されている。また、書き込み領域に対しては、書き込みアクセス以前のメモリ装置の故障診断を行うか、または書き込み直後のデータの正常性を確認する。
【０００５】
他方、予防保守としての診断の場合は、読み込み専用領域に対しては、読み込みアクセスとは非同期に、メモリ装置の全領域を巡回しながら診断するが、この機能も、ＥＣＣメモリ装置の活用により、既に実現されている。また、書き込み領域に対しては、書き込みアクセスとは非同期に、メモリ装置の全領域を巡回しながら診断するが、この機能も、ＥＣＣメモリ装置の活用により、既に実現されている。
読み込み専用領域の場合、最も重要なことは、内容を読み出そうとしているメモリ装置から、該内容を正しく読み出せることである。このため、一義的には、読み込みアクセス時のデータ正常性の診断が必要となる。
【０００６】
また、読み込み専用領域の場合、メモリ装置には、ソフトエラーやハードエラーが偶発的に発生する可能性が有るため、予防保守の観点での診断も必要である。これについては、読み込みアクセスとは非同期に、メモリの全領域を巡回して診断を行えばよい。
なお、これらの診断は、共に、今日のコンピュータシステムでは、ＥＣＣメモリ装置を活用することにより既に実施されている。
【０００７】
書き込み領域の場合、故障によりデータを正しく書き込むことができないメモリに対して、書き込みを行ってしまうと、その後に問題が生じることになる。このため、一義的には、書き込み直前のメモリ故障診断や、書き込み直後のデータ正常性診断が必要である。
また、書き込み領域の場合、予防保守観点での診断については、読み込み専用領域と同様に、書き込みアクセスとは非同期に、メモリの全領域を巡回して診断を行えば良く、これについてもＥＣＣメモリ装置を活用することにより既に実施されている。
【０００８】
この分野の公知技術として、例えば、特許文献１には、アクセス速度の高速化と高信頼性とを実現することができるメモリシステム及び情報処理装置が開示されている。具体的には、メモリシステムにおけるキャッシュメモリのキャッシュ方式を、領域によってライトスルー方式（ライトスルーキャッシュ領域ＷＴ）またはライトバック方式（ライトバックキャッシュ領域ＷＢ）に切り替えると共に、情報処理装置の電源部に入力される電源電圧の低下を検出したとき、動作可能なうちにライトバック方式に割り当てた領域のデータを不揮発性メモリに書き戻すよう制御する技術である。
【０００９】
また、例えば、特許文献２には、順序性を持ったデータ列のある時点におけるデータ・セットをマルチプロセッサ・システムの要素プロセッサに高速に割り当て、効率良く並列に実行できるようにする技術が開示されている。具体的には、キャッシュ・ブロックに対して参照ビットを設けて、まだ参照していないキャッシュ・ブロックへの他のキャッシュからのａｌｌ−ｒｅａｄに伴う割つけを防ぐ機構を追加する。参照ビットは、キャッシュブロックに新しいデータが読み込まれたときに０となり、そのキャッシュブロックがＣＰＵから参照されたとき１となる。基本的な動作はａｌｌ−ｒｅａｄプロトコルと同じで、他のキャッシュのデータ読み込みを関して、もしも該当ブロックがライトバックの必要なくリプレース可能で、なおかつ参照ビットが１の場合、そのデータをキャッシュの中に取り込むものとしている。
【００１０】
また、例えば、特許文献３には、共有バスに、個別のキャッシュ・メモリを介して複数のプロセッサを結合したマルチプロセッサ・システムが開示されている。具体的にはキャッシュ・メモリの各々に、バス上のデータの転送を監視し、他のキャッシュ・メモリが上記バスを介して読み込むデータを、データの転送が所定のモードのときに、対応するキャッシュ・メモリに読み込む手段と、キャッシュ・ライン毎に設けられ、当該キャッシュ・ラインが対応するプロセッサから参照されたかどうかを示すビットを保持するビット保持手段と、上記ビット保持手段を参照して、上記キャッシュ・ラインが対応するプロセッサにより参照されていないときに、当該キャッシュ・ラインを上記読み込み手段による読み込みでリプレースしないようにするリプレース制御手段とを設けるものとしている。
【００１１】
さらに、例えば、特許文献４には、診断対象となるメモリ装置の代替機能を実現する手段を用いてメモリの診断を行う技術が開示されている。具体的には、例えば、データを退避させるバッファや、システムからの診断対象メモリへのアクセスを退避バッファに振り替える手段など、を用いてメモリの診断を行うものとしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１２９７７１号公報
【特許文献２】特開平０７−２１９９１４号公報
【特許文献３】特許第２６３４１４１号公報
【特許文献４】特開平０４−１２５７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、前述のとおり、メモリ装置の診断方法は、確認すべき点や診断タイミングが、メモリの使用形態やアクセス状況によって異なるものである。
換言すると、メモリ装置を適切かつ効率的に診断するためには、メモリ装置の使用形態とアクセス状況とを考慮した診断方法を採用することが必要となる。
極端な話し、実行されている現在の処理においては全く使用されないメモリアドレスの記憶領域についてまでは、今直ぐに診断する必要は無い。また、過去に既に診断されていたメモリアドレスの記憶領域であっても、現在でも正常に動作する領域であることまでは保証されない。
また、一般に、「読み込み専用領域」についてまで、書き込みが可能か否かの診断を行う必要は無い。
【００１４】
よって、使用されるメモリアドレスの記憶領域は、メモリ装置の使用形態を考慮すると共に、診断が必要な記憶領域についてはアクセス直前に診断しておくことが最も信頼性を高める診断方法であることになる。
しかしながら、既存のメモリ装置の診断方法を検証すると、メモリの使用形態とアクセス状況とを考慮した診断方法については開示されておらず、また、実施されてもいない。
例えば、メモリへの書き込みの度毎に書き込まれたデータをメモリから読み出して比較する方法や、前述の特許文献４に開示された方法などが有るが、これらの方法では、メモリ装置への書き込みの度毎に、書き込まれたデータをメモリから読み出して比較する方法の場合、読み出して比較する一連の処理を、書き込み毎に実施する必要があるため、この診断方法が適用される情報処理装置のスループットを低下させるといった問題点が有る。
【００１５】
より具体的には、前述の特許文献４に開示された方法の場合、前述のとおり、診断対象となるメモリ装置の代替機能を実現する手段（例えば、データを退避させるバッファや、システムからの診断対象メモリへのアクセスを退避バッファに振り替える手段など）を用いてメモリの診断を行うものであるが、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されない。このため、図４に示した「書き込み領域」に対する一義的な診断を行うことができないといった問題点が有る。
【００１６】
なお、前述の特許文献１に開示された技術では、前述のとおり、メモリシステム及び情報処理装置の信頼性を高めることを意図したものではあるが、具体的にはキャッシュ・メモリの記憶内容を保全する技術である。
また、前述の特許文献２に開示された技術では、前述のとおり、順序性を持ったデータ列のある時点におけるデータ・セットをマルチプロセッサ・システムの要素プロセッサに高速に割り当て、効率良く並列に実行できるようにするものではあるが、キャッシュ・メモリの使用方法を改良することに留まっている。
また、前述の特許文献３に開示された技術では、前述のとおり、やはりキャッシュ・ライン留まり（アルゴリズム上の工夫だけ）となっている。
なお、特許文献４に開示された技術については、前述のとおり、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されていない。
【００１７】
これに対し、本発明は、例えば、キャッシュメモリを内蔵するＣＰＵと、メモリ装置とからなる情報処理装置において、該キャッシュメモリの各ラインの状態（参照、書き戻しの必要性の有無など）から、メモリ装置へのアクセスが発生するアドレスを予測して特定する手段と、該特定したメモリアドレスによって示される記憶領域を故障診断する手段とを備えることにより、ＣＰＵによるメモリアクセス時とは非同期に、かつＣＰＵによる個々のメモリアクセスに先立って、アクセス先のメモリアドレスによって示される記憶領域を故障診断することを骨子としている。
【００１８】
本発明は、上記の課題に鑑みてなされたものであり、情報処理装置が備えるメモリ装置の使用形態とアクセス状況とを考慮し、情報処理装置の処理上のスループットを低下させることなく、アクセス直前のアドレスについてのメモリ装置の故障診断を行うことを可能にして、メモリ装置の故障診断を高い信頼性で行うことができるように構成した、メモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２０】
また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２１】
また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。
【００２２】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２３】
また、本発明に係るメモリ装置の診断装置は、前記アドレス予測手段が参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする。
【００２４】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２５】
また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。
【００２６】
さらに、本発明は、請求項５乃至６のいずれか１項に記載のメモリ装置の診断装置を備えた情報処理装置を提供するものである。
【発明の効果】
【００２７】
本発明のメモリ装置の診断装置は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断手段に通達するので、メモリ診断手段では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリの故障診断を実施することが可能となり、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係るメモリ装置の診断装置の主要な構成を示す構成図である。
【図２】本発明の実施形態に係る情報処理装置を構成するＣＰＵの主要な構成を示す構成図である。
【図３】本発明のメモリ装置の診断装置１が参照するキャッシュライン管理情報の構成を示す説明図である。
【図４】従来から実施されているメモリ装置の診断方法を一覧で示す説明図である。
【発明を実施するための形態】
【００２９】
以下、本発明のメモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るメモリ装置の診断装置の主要な構成を示す構成図である。
同図において、本実施形態のメモリ装置の診断装置１は、主要な構成要素として、アドレス予測部１１と、通達部１２と、を備える。
通達部１２には、予測結果（メモリアドレス）を置数するための金物として、レジスタ（例えば、後述するレジスタ１１１）を設置することができる。
この予測結果を置数するためのレジスタの記憶内容は、情報処理装置が備えるＣＰＵに付属のレジスタ（例えば、後述するレジスタ３１２）にも置数されるように構成することができる。
なお、この実施形態では、図１に示すとおり、メモリ診断部２を外部の装置（メモリ診断装置）としたが、本発明では、一般に、メモリ診断部２も本発明に係るメモリ装置の診断装置の構成要素に含めることができる。
【００３０】
図２は、本発明の実施形態に係る情報処理装置を構成するＣＰＵの主要な構成を示す構成図である。
同図において、本実施形態の情報処理装置を構成するＣＰＵ３は、ＣＰＵ（セントラル・プロセッサユニット）のレジスタファイル３１と、キャシュメモリ３２と、を備え、
さらに、ＣＰＵ３は、本発明の実施形態に係るメモリ装置の診断装置１の構成要素でもあるアドレス予測部１１と、通達部１２と、を備える。
【００３１】
本実施形態の情報処理装置は、図２に示すＣＰＵ３の他に、メモリ装置（主記憶装置）、周辺装置（入出力装置、表示装置等を含む）、等々を備えることができるが、本発明の主要な構成要件ではないので、図２では省略している。
また、本実施形態の情報処理装置は、ＣＰＵ３だけで構成されているものであっても良い。
なお、ＣＰＵ３自体についても、その他の構成要素として、メモリ装置（主記憶装置）、周辺装置（入出力装置、表示装置等を含む）、等々を備えることができる。
また、ＣＰＵのレジスタファイル３１には、その１部のレジスタとして、メモリ診断部２が読み取り可能な記憶装置としてレジスタ３１２を備える。
この実施形態では、アドレス予測部１１には予測結果を置数するためのレジスタ１１１を配備している。
【００３２】
レジスタ１１１の置数内容（予測結果のメモリアドレス）は、ＣＰＵ３に付属のレジスタファイル３１の一部であるレジスタ３１２にも置数されるように構成している。
この構成により、メモリ診断部２は、例えば、書き込み時には、近々に書き込みアクセスが発生すると予測されるメモリに対してのみ、該アクセスに先立って故障診断を実施することができる。これにより、前述のスループット低下を抑止することができる。
なお、図示は省略しているが、メモリ診断部２は、ＣＰＵ３０上で起動するプログラムによって制御されることを想定している。
【００３３】
以下、本実施形態に係るメモリ装置の診断装置１の動作を、該装置が適用された情報処理装置３の動作と共に説明する。
先ず、アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。
次に、通達部１２は、アドレス予測部１１が特定した前記アドレス情報を、メモリ診断部２に送出する。これにより、メモリ診断部２は、ＣＰＵ付属のメモリ装置（図示は省略）の、該特定されたアドレス情報が示す記憶領域のみを、目下の診断対象とすることができる。
【００３４】
図３は、本発明のメモリ装置の診断装置１が参照するキャッシュライン管理情報の構成を示す説明図である。
図３に示すキャッシュライン管理情報は、キャッシュメモリ３２を構成する回路系統が保持する情報である。
なお、このキャッシュライン管理情報には、図３に示すとおり、「ＣＰＵからの参照頻度」と、「キャッシュメモリとメモリ装置との記憶内容の整合性」）とが含まれている。
なお、この「キャッシュメモリとメモリ装置との記憶内容の整合性」は、即ち、書き戻しの必要性の有無を示す情報である。
【００３５】
アドレス予測部１１は、キャッシュメモリ３２を構成する回路系統内に存在するキャッシュライン管理情報（図３）の意味する所を解析し、これにより、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報を特定する。
該特定されたアドレス情報は、レジスタ１１１に保持する。前述のとおり、該レジスタ１１１の保持内容は、ＣＰＵのレジスタ３１２にも置数される。
レジスタ３１２の置数内容（即ち、予測で特定されたメモリアドレス）は、メモリ診断部２によって読み出され、目下は、該メモリアドレスで示される記憶領域についてのみ、故障の診断がなされる。
【００３６】
以下、図１，２を参照して、本発明のメモリ装置の診断装置１が、近々にアクセスされるメモリアドレスを予測することができる原理について説明する。
ＣＰＵ３は、キャッシュメモリ３２を有するシステムであるので、メモリ装置（図示は省略）への、例えば、書き込み要求は、基本的にはキャッシュメモリ３２に対するアクセス要求として処理され、メモリ装置に対するアクセスが発生することはない。メモリ装置に対する書き込みアクセスの発生は、キャッシュメモリ３２のリフィルが必要であって、かつ、このリフィルによって置き換えられるキャッシュライン内に、メモリ装置が保持するデータと異なるデータが存在する場合のみである。このため、キャッシュメモリのこのような状態を判別できれば、以後、メモリ装置に対して発生する書き込みアクセスを事前に予測することが可能となる。
【００３７】
都合の良いことに、このような状態の判別に必要な情報は、通常、キャッシュメモリ内のキャッシュライン管理情報（図３）に含まれており、リフィルによって置き換えられるキャッシュラインについては、ＣＰＵ３からの参照頻度を記録した情報を参照することで判別することが可能であり、また、メモリ装置に対する書き込みアクセスの発生については、キャッシュが保持するデータとメモリが保持するデータとの整合性を示す情報を参照することで判別可能である。
【００３８】
本発明のメモリ装置の診断装置１におけるアドレス予測部１１は、上記の事情に鑑みて構成したものであり、キャッシュラインが保持しているキャッシュライン管理情報を解析することで、例えば、近々に書き込みアクセスが発生することになると予測されるメモリ装置のアドレス情報を特定することができる構成としている。
この実施形態に係るメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置によれば、アドレス予測部１１は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断部１２に通達する。これにより、メモリ診断部２では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリ装置の故障診断を実施することができるので、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。
【００３９】
〔他の実施の形態〕
前記の実施形態においては、アドレス予測部１１は、キャッシュライン管理情報を解析することで、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行っているが、他の実施の形態として、アドレス予測部１１が、ＣＰＵ３とキャッシュメモリとの間の信号を独自に監視することで、前述のキャッシュライン管理情報と同様の情報を生成・管理する構成にしても良い。
また、アドレス予測部１１が、プログラムのコードを解析し、この解析結果を、メモリ装置の近々にアクセスされるアドレスを特定することに使用しても良い。
【符号の説明】
【００４０】
１ メモリ装置の診断装置（本発明の実施形態）
２ メモリ診断部
３ ＣＰＵ
１１ アドレス予測部
１２ 通達部
３１ ＣＰＵのレジスタ
３２ キャッシュメモリ
１１１，３１２ レジスタ
【特許請求の範囲】
【請求項１】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項２】
前記アドレス予測ステップが参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項１記載のメモリ装置の診断方法。
【請求項３】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項４】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項５】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項６】
前記アドレス予測手段が参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項５記載のメモリ装置の診断装置。
【請求項７】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項８】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項９】
前記メモリ診断装置を外部装置としないで、自己に内蔵することを特徴とする請求項５乃至８のいずれか１項に記載のメモリ装置の診断装置。
【請求項１０】
請求項５乃至６のいずれか１項に記載のメモリ装置の診断装置を備えた情報処理装置。
【請求項１】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項２】
前記アドレス予測ステップが参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項１記載のメモリ装置の診断方法。
【請求項３】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項４】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断方法であって、
前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、
前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、
を備えたことを特徴とするメモリ装置の診断方法。
【請求項５】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項６】
前記アドレス予測手段が参照するキャッシュライン管理情報には、前記ＣＰＵからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項５記載のメモリ装置の診断装置。
【請求項７】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記ＣＰＵと、前記キャッシュメモリとの間の信号を監視することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項８】
キャッシュメモリを有するＣＰＵに内蔵されるメモリ装置の診断装置であって、
前記ＣＰＵで実行中のプログラムのコードを解析することで、前記ＣＰＵがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、
前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、
を備えたことを特徴とするメモリ装置の診断装置。
【請求項９】
前記メモリ診断装置を外部装置としないで、自己に内蔵することを特徴とする請求項５乃至８のいずれか１項に記載のメモリ装置の診断装置。
【請求項１０】
請求項５乃至６のいずれか１項に記載のメモリ装置の診断装置を備えた情報処理装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１７４０９１（Ｐ２０１２−１７４０９１Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３６７８８（Ｐ２０１１−３６７８８）
【出願日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]