【課題】拡張精度演算回路と単・倍精度演算回路とにより単精度同士／倍精度同士の並列演算を実現し、演算処理を高速化して演算実行時間を短縮できること。
【解決手段】第１ビット幅の数値及び前記第１ビット幅より短い第２ビット幅の数値に対してそれぞれが浮動小数点演算を行なう複数の演算回路を有する浮動小数点演算回路であって、演算命令に基づいて、第１ビット幅の演算を行なう第１演算回路が休止することを判定する休止判定部と、休止判定部が前記第１演算回路が休止すると判定した場合に、第１演算回路を第２ビット幅の数値の演算を行なうよう制御し、第２ビット幅の数値の演算を、第１演算回路と第２ビット幅の数値を演算する第２演算回路とにより並列に実行する演算制御部と、を備えることを特徴とする。 （もっと読む）

【課題】小さな回路規模で浮動小数点形式のディジタル値Ａ，Ｂに対応することができる位相出力回路を提供する。
【解決手段】ビット分割回路６−１、６−２を設け、浮動小数点形式のディジタル値Ａ、Ｂを指数部ビットＡｅ、Ｂｅと仮数部ビットＡｍ、Ｂｍとに分割する。大小差検出部７において、ディジタル値Ａ，Ｂの指数部ビットＡｅ，Ｂｅが示す指数の大小差をＡｅ−Ｂｅとして求め、仮数部調整回路８−１，８−２へ送る。仮数部調整回路８−１は、Ａｅ−Ｂｅが負の場合、ディジタル値Ａの仮数部ビットＡｍをディジタル値Ｂ側の指数に合わせて調整し、仮数部調整回路８−２は、Ａｅ−Ｂｅが正の場合、ディジタル値Ｂの仮数部ビットＢｍをディジタル値Ａ側の指数に合わせて調整し、最上位ビットから下位ｍビットを選択抽出し、ｍビット幅データａ，ｂとして処理部に出力する。処理部は位相変換テーブルのアドレス（ａ，ｂ）のθを出力する。 （もっと読む）

【課題】浮動小数点表現プログラムにおける固定小数点表現化すべき数要素に対する属性値を設定するための手間を低減させることのできる浮動小数点表現プログラムの固定小数点表現化支援装置及び支援プログラムを提供することである。
【解決手段】浮動小数点表現プログラムにて使用されている数要素を抽出し（数要素情報抽出）、浮動小数点表現プログラムにて使用されている各数要素の他の一または複数の数要素との式で結ばれる関係を抽出し（結合関係情報）、数要素の固定小数点表現に必要な各属性項目についての数要素情報にて表される各数要素の属性値の他の数要素の属性値との関係を表す属性値関係情報を、前記各数要素の他の一または複数の数要素との式で結ばれる関係に基づいて生成し、前記属性値関係情報に基づいて前記各数要素の各属性項目ついての属性値を設定するためのユーザインタフェースを提供するように構成される。 （もっと読む）

【課題】 浮動小数点積和演算あるいは固定小数点乗算がそれぞれ実行される場合に、無効な電力消費が発生するという問題点がある。
【解決手段】 通知された演算命令に基づいて選択した入力データを構成する複数の部分データそれぞれについて最上位ビットから連続している０の数を計数して第１のリーディングゼロカウントとし、第１のリーディングゼロカウントに基づいて入力データについて最上位ビットから連続している０の数を計数して第２のリーディングゼロカウントを出力するリーディングゼロ手段と、第１のリーディングゼロカウントを入力して演算命令に基づいた演算を行うとともに、第２のリーディングゼロカウントを入力して演算命令に基づいた演算を行う第１の演算手段と、第１の演算手段及びリーディングゼロ手段と連携して演算命令に基づいた演算を行う第２の演算手段とを有する。 （もっと読む）

【課題】同一データを用いた乗算結果を固定小数点フォーマット及び浮動小数点フォーマットで同時に出力できる情報処理装置、演算処理方法及び電子機器等を提供する。
【解決手段】情報処理装置は、第１及び第２の設定データの読み出し及び書き込み可能に構成される第１及び第２の入力レジスターと、前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、固定小数点フォーマットの第１の乗算データとして出力する第１の処理ユニットと、前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、浮動小数点フォーマットの第２の乗算データとして出力する第２の処理ユニットと、前記第１及び第２の乗算データが格納される第１及び第２の出力レジスターとを含む。 （もっと読む）

【課題】ＩＥＥＥ７５４Ｒ規格に準拠した浮動小数点積和演算を行う。
【解決手段】浮動小数点演算器において、浮動小数点乗算器と浮動小数点加算器を個別に有し、通常はそれぞれが独立で動作するが、浮動小数点積和命令時には、浮動小数点乗算器は、浮動小数点乗算の中間結果を浮動小数点加算器に受け渡し、浮動小数点加算器は、中間結果幅に対応した桁合わせシフト（左右シフト）と仮数部絶対値加算と正規化シフトを行い、浮動小数点加算を行う。 （もっと読む）

【課題】条件データに基づいて浮動小数点型データの符号を高速に変換する。
【解決手段】信号線１４９には、符号が付加される対象である浮動小数点型の対象データが供給される。信号線１４８には、その対象データに符号を付加する条件を含む条件データが供給される。符号データ生成部２００は、信号線１４８からの条件データに含まれている条件を抽出して、この抽出された条件に基づいて、信号線１４９からの対象データに符号を付加するための符号データを生成する。符号付加部３００は、信号線１４９を介して供給される対象データを整数型のデータとして整数演算することによって、符号データ生成部２００からの符号データと信号線１４９からの対象データとに基づいて対象データに符号を付加する。 （もっと読む）

【課題】整数と浮動小数点数が混在して実行される制御演算を実行する場合、フォーマット変換が必要であり、このために演算性能が低下するという課題があった。
【解決手段】命令にオペランドで指示される入力および出力データに対してフォーマット変換を指示する変換フラグを備え、パイプラインのデコード段に、変換フラグを参照し入力データに対してフォーマット変換を行い、実行段の入力データを作成するフォーマット変換部を備え、パイプラインのライトバック段に、変換フラグを参照し実行段の演算器の演算結果に対してフォーマット変換を行い、ライトバック段のデータおよびフォワーディングのため実行段に与える入力データを作成するフォーマット変換部を備えた。 （もっと読む）

【課題】単精度演算を行う回路で切り捨てられるガードビットを有効に利用して、ゲート数が少なく、コスト面、高速性に優れ、また、特に累算において精度の高い浮動小数点数演算回路を提供する。
【解決手段】仮数演算部４に付加ビット列を生成する付加ビット生成器９を備え、余りビット列から余り仮数と指数調整値を生成する余り仮数生成部１２と、指数と指数調整値から余りビット列の余り指数を生成する余り指数生成部１１とを有する余り正規化部７と、余り正規化部７で生成された余り指数と余り仮数を用いて余りの丸めを行い余り出力を生成する余り丸め部８とを浮動小数点演算部１に備えると共に、余り出力を記憶する余り記憶部１３を備える。 （もっと読む）

【課題】ＳＩＭＤ命令を実行するプロセッサにおいて浮動小数点例外を効率的に処理する。
【解決手段】ＳＩＭＤ命令を実行するプロセッサにおいて浮動小数点例外を処理する方法であって、前記ＳＩＭＤ演算の第１Ｐａｃｋｅｄ部分結果を生成するため、第１ＳＩＭＤマイクロ演算を開始するステップと、前記ＳＩＭＤ演算の第２Ｐａｃｋｅｄ部分結果を生成するため、第２ＳＩＭＤマイクロ演算を開始するステップと、前記第１及び第２Ｐａｃｋｅｄ部分結果を合成し、前記合成された第１及び第２Ｐａｃｋｅｄ部分結果の第１要素を非正規化して非正規化要素を有する第３Ｐａｃｋｅｄ結果を生成するため、ＳＩＭＤ非正規化マイクロ演算を開始するステップと、前記ＳＩＭＤ演算の第３Ｐａｃｋｅｄ結果を格納するステップと、前記第３Ｐａｃｋｅｄ結果の非正規化要素を特定するフラグを前記第１Ｐａｃｋｅｄ部分結果に設定するステップとを有する方法。 （もっと読む）

【課題】本発明は加算時に桁落ちが発
生せず、精度の高い計算が可能な浮動小数点ＤＤＡ処理を実現することが出来る浮動小数点演算器及びＤＤＡ演算処理を提供することを課題とする。
【解決手段】入力された浮動小数点形式のデータをデータ分離部１１で符号部、指数部、及び仮数部に分離する。分離した指数部を固定小数点形式のデータに変換し、加算結果保持レジスタ１４内の値と固定小数点形式の変換したデータとの累積加算演算をｎ回繰り返して結果を加算結果保持レジスタ１４に保持する。前記累積加算演算をｎ回繰り返した後、加算結果保持レジスタ１４内の値を浮動小数形式のデータに変換することにより演算結果が得られる。 （もっと読む）

【課題】浮動小数点数形式のデータによる演算精度を確保し、且つ、記憶装置の記憶領域の不足を回避することができる組み込み制御装置を提供する。
【解決手段】本発明による組込み制御装置によると、浮動小数点数形式の離散的データを読み取り専用記憶装置に格納するとき、浮動小数点数形式の離散的データを、仮数部短縮型浮動小数点数形式のデータに変換してから格納する。ここに、仮数部短縮型浮動小数点数とは、浮動小数点数の仮数部のうち下位ビットを削除したものである。更に、離散的データから補間演算を行うとき、読み取り専用記憶装置に格納された仮数部短縮型浮動小数点数形式の離散的データを浮動小数点数形式の離散的データに戻してから、補間演算を行う。 （もっと読む）

【課題】単精度浮動小数点データおよび倍精度浮動小数点データを扱うプロセサにおいて、新しい単精度浮動小数点データの格納方式を提案し、バイパス機能のための依存関係検出回路を構成するハードウェア量を可能な限り低減すること。
【解決手段】倍精度浮動小数点データを格納可能な大きさを有する、倍精度浮動小数点データと単精度浮動小数点データとが格納されるレジスタを備えるプロセサにおいて、単精度浮動小数点データ処理が指定された場合、前記レジスタの上位半分に入力した単精度浮動小数点データを書き込むとともに、前記レジスタの下位半分にオールゼロを書き込む、単精度浮動小数点データ格納方式。 （もっと読む）

【課題】 特殊数判定回路のチェックに要するハードウエア量を削減する。
【解決手段】 複数の浮動小数点演算器３０を備えた浮動小数点演算装置１であって、浮動小数点演算器３０ａが、入力信号であるオペランドが特殊数であるか否かを判定し、この判定結果を示す特殊数ステータスを出力する特殊数判定回路４０と、この特殊数判定回路４０から出力された特殊数ステータスと、他の浮動小数点演算器３０ｂから送られてきた特殊数ステータスとを比較して、不一致のときにエラー信号を出力する特殊数ステータス比較回路３３とを有した。 （もっと読む）

リコンフィギュラブルなデータ処理ユニットの複数の固定小数点ユニットのブロックが、該ブロック内に固定実装された共通の同じハードウェアによって、浮動小数点数を効率的に演算する機能を支援する。
（もっと読む）

【課題】浮動小数点演算を行うためのプログラムコード、特にその変数によるコード量の増加を抑制し、また、固定小数点データを浮動小数点データに変換するための処理オーバヘッドを軽減する。
【解決手段】制御システムに、固定小数点データとして整数データとそれに対する小数点位置データとを入力し、入力データから浮動小数点型の仮数部、指数部及び符号を求めて浮動小数点型データに変換する浮動小数点変換器（３２）と、前記浮動小数点変換器の出力を受け浮動小数点データの演算を行う浮動小数点演算器（３８）と、を有するマイクロコントローラ（１）を採用する。前記浮動小数点変換器は、前記整数データに対する仮数部のシフト量と前記小数点位置データ（ＥＸＰ２）との加減算により指数部を取得する。 （もっと読む）

処理回路と、１つまたは複数のレジスタと、制御回路とを備える装置および方法が提供される。この制御回路は、結合マグニチュード検出算術命令に応答して、少なくとも１つのデータエレメント上で算術演算を実行するように、さらに、マグニチュード検出演算を実行するように、処理回路を制御するように構成される。マグニチュード検出演算は、算術演算のマグニチュードの最上位ビットのポジションが、少なくとも１つのデータエレメントのデータエレメント幅を超えるかどうかにかかわらず、最上位ビットのポジションを表示するマグニチュード表示結果を計算する。
（もっと読む）

【課題】マルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する場合に、信号の値に応じてビット幅の位置を調節したい。
【解決手段】ビット変換部３４は、ＦＦＴ部３２から、周波数領域に変換されたマルチキャリア信号であって、かつ浮動小数点数として示されたマルチキャリア信号を入力する。ビット変換部３４は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定し、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。また、ビット変換部３４は、決定したビット幅の位置を使用しながら、浮動小数点数から固定小数点数へマルチキャリア信号を変換する。ビット変換部３４は、変換したマルチキャリア信号を、固定小数点数の演算を実行する受信処理部３８へ出力する。 （もっと読む）

【課題】固定小数点表示と浮動小数点表示との間で数を変換するデータ処理装置および方法を提供する。
【解決手段】データ処理装置は、インストラクションを実行するよう動作可能なデータ処理ユニットを備え、そのデータ処理ユニットは、フォーマット変換インストラクションに応答し、数にフォーマット変換演算を適用してその数の固定小数点表示と浮動小数点表示との間で変換を行う。更には、その数の固定小数点表示内の小数点位置を特定するプログラム可能な値を提供する制御フィールドが配置され、データ処理ユニットは、その制御フィールドを参照し、かつプログラム可能な値に従ってフォーマット変換演算を制御する。これによって、単一インストラクションを用いて、小数点の位置がプログラム可能である固定小数点フォーマットと浮動小数点表示との間で直接変換することが可能となる。 （もっと読む）

【課題】既存の整数演算用ＰＥを利用している従来の再構成アレイプロセッサとほぼ類似したハードウェアのサイズを有しつつも、浮動小数点演算（floating point operation）を比較的速く行うことができ、低電力であり、かつ性能対価格の高特性を有する再構成アレイ（reconfigurable array）プロセッサ、及びそのプロセッサを含んだマルチメディア・プラットホームである。
【解決手段】浮動小数点演算を行うためのプロセッサは浮動小数点演算を行うことができるように配されたプロセッシング要素アレイを含む。各プロセッシング要素は、２つの入力値を受け、入力値に対する整数演算を行う演算装置を含む。該アレイ内のプロセッシング要素は、浮動小数点演算のために、２つ以上のグループに共に連結される。 （もっと読む）