【課題】高価な外部ＩＣＥなしでターゲット端末のデバッグとトレースダンプが可能になるマルチコアプロセッサ及びデバッグ方法を提供する。
【解決手段】デバッグコントロールユニットを内蔵したターゲットマルチコアプロセッサSOCにおけるEJTAGデバッグ機能、すなわち、プログラム停止・再開、レジスタダンプ、メモリダンプなどと全てのプロセッサのトレースダンプ機能をFIFOで構成し、ターゲットに内蔵のUSBデバイスコントローラのオプションデバイスとして実装する。 （もっと読む）

【課題】半導体集積回路に接続されたＣＰＵのユーザーランド上のアプリケーションから半導体集積回路に特化したデバイスドライバを書くことなく容易に制御し得る半導体集積回路を提供する。
【解決手段】半導体集積回路としてのＡＳＩＣ２０は、ＣＰＵ１１と接続し得る高速シリアルインタフェース３０Ｂを備えていると共に、通常のＵＡＲＴモジュール２３と同等のレジスタ仕様を有し、ＣＰＵ側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバス２１へのレジスタアクセスを行うダミーデバッグシリアルモジュール２２を備えた。 （もっと読む）

【課題】回路装置の端子数を増加させることなく、豊富なモニタ情報を出力させる。
【解決手段】単一又は複数の機能部（機能ブロック３１、３２、３３、３４）と、端子（５４、６４、７４）を備える。端子（５４、６４、７４）は前記機能部の出力信号及びモニタ信号の出力に共用される。出力手段（データ生成部３８１４）は、第１の動作モード（通常モード）又は第２の動作モード（評価・デバッグモード）に切り替えられ、前記第１の動作モードでは前記端子に前記出力信号を出力し、前記第２の動作モードでは前記端子に前記モニタ信号のみ又は前記出力信号及び前記モニタ信号の双方を出力する。 （もっと読む）

【課題】異常検出回路が異常を検出したときに迅速且つ確実に異常処理を行うことを目的とする。
【解決手段】複数の下位モジュール４とこれらの下位モジュール４の制御を行う上位モジュール３との間をバス２により接続した異常通知システム１は、下位モジュール４から上位モジュール３に割込み信号を出力するシリアル伝送経路５と、下位モジュール４に備えられ、複数の異常検出回路２０が異常を検出したことを示す異常情報に下位モジュール４を特定するモジュール特定情報を付加した複数ビットの出力情報をパラレルデータからシリアルデータに変換してシリアル伝送経路５に出力するパラレルシリアル変換部２４と、上位モジュール３に備えられ、シリアル伝送経路５から入力した出力情報をシリアルデータからパラレルデータに変換して異常情報およびモジュール特定情報を得るシリアルパラレル変換部１２と、を備える。 （もっと読む）

【課題】機器に必要な機能の維持と小型化、低コスト化とを両立させる。
【解決手段】制御部は、外部から音声信号を入力するための音声入力ポートと、デバッグのための通信処理に用いられるデバッグ通信用ポートとを有し、機器側接続端子は、信号線を介して音声入力ポートとデバッグ通信用ポートとのそれぞれと接続しており、制御部は、機器側接続端子に外部側接続端子が接続されたと判定した場合に、信号線における信号を検出することにより音声入力のための外部側接続端子が接続されたか上記通信処理のための外部側接続端子が接続されたかを判定し、音声入力のための外部側接続端子が接続されたと判定した場合には機器側接続端子および音声入力ポートを介して音声入力を受け、上記通信処理のための外部側接続端子が接続されたと判定した場合には機器側接続端子およびデバッグ通信用ポートを介して上記通信処理を実行する構成とした。 （もっと読む）

【課題】半導体装置にデバッグ専用の接続端子を設けることなく、内部信号の出力を可能とすること。
【解決手段】１以上の接続端子を有し、それぞれにデバイスが接続された半導体装置と、半導体装置からその動作状態を示す状態情報を収集する情報収集装置とからなる動作監視システムであって、半導体装置は、所定の動作を行う１以上の機能ブロックと、１の機能ブロックの状態情報を取得する内部信号制御部と、前記機能ブロックと外部デバイスとの接続端子の間に、内部信号制御部から信号を受け取り所定の処理を行う出力変換部と、出力変換部の出力方法を制御する出力制御手段とを備え、半導体装置、出力変換部を介して接続端子から前記機能ブロックの状態情報を情報収集装置へ出力し、情報収集装置は前記接続端子から前記状態情報を収集する。 （もっと読む）

【課題】デバッグツール２から直接に内蔵フラッシュメモリ５の書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得る。
【解決手段】ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された内蔵フラッシュ情報をＪＴＡＧインタフェース１１を介してデバッグツール２から読み出し可能にし、デバッグツール２からその内蔵フラッシュ情報に基づいた書き換みデータをＪＴＡＧインタフェース１１を介して入力して、さらに、ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された書き換えプログラムに基づいて書き換みデータを内蔵フラッシュメモリ５に書き換える。 （もっと読む）

【課題】オンチップデバッガが正常に動作しない場合でも、外部から正しく動作しているかどうかの監視が可能な半導体処理装置および半導体処理システムを提供する。
【解決手段】内部マスタバス１８は、ＣＰＵ４の命令に基づく信号を伝送する。ＯＣＤ５は、デバッガ３からの指示に基づいて、ＣＰＵ４のプログラム実行および内部マスタバス１８上の信号の伝送を制御するとともに、内部マスタバス１８を流れる信号をトレースして生成した第１のトレース情報として監視制御装置２へ出力する。第３バスバスタ８は、内部マスタバス１８を流れる信号をトレースして生成した第２のトレース情報として監視制御装置２へ出力する。 （もっと読む）

【課題】マイクロコンピュータを迅速かつ確実に診断することができる車両用電子制御装置を提供する。
【解決手段】第１のマイクロコンピュータ２、３と、第１のマイクロコンピュータとの間で信号の送受信が自在な第２のマイクロコンピュータ３、２と、を備える車両用電子制御装置であって、第１のマイクロコンピュータ及び第２のマイクロコンピュータの一方のマイクロコンピュータ２、３が他方のマイクロコンピュータ３、２にＰＷＭ信号を出力し、他方のマイクロコンピュータがＰＷＭ信号のオン時間を検出すると共に検出したオン時間に応じた自己診断を実行し、自己診断の結果を一方のマイクロコンピュータに出力し、一方のマイクロコンピュータが自己診断の結果に基づいて他方のマイクロコンピュータの診断をする。 （もっと読む）

【課題】 複数の計量器ユニットを備えた分散制御型の組合せ秤において、簡単な構成で複数の計量器ユニットのそれぞれにおける基本プログラムを容易に書き換えることができる組合せ秤及びこれを含む計量システムを提供する。
【解決手段】 複数の計量器ユニット１０のユニット制御部３は、フラッシュＲＯＭ１３に記憶された基本プログラムに応じて制御する。計量制御ユニット８は、主通信線であるＬＡＮ２１を介して複数の計量器ユニット１０のそれぞれに制御信号を送る。複数の計量器ユニット１０のフラッシュＲＯＭ１３のそれぞれに記憶された基本プログラムは、プログラム変更通信線を介して書き換えられる。 （もっと読む）

【課題】 ＪＴＡＧ−ＩＣＥやロジックアナライザ等の測定器を用いることなく、ソフトウェアプログラムの介在を極力排除し、ＬＳＩ内部のモードを極力変化させることなく、ソフトウェアプログラム及びハードウェアにおける問題発生条件の特定、及び問題解析を可能とする。
【解決手段】 バスコントローラから供給される各イニシエータとの間で送受信されたデータ、及び当該データに対応する上記イニシエータ識別番号を、バスイニシエータモニタの内蔵メモリに記憶する。そして、所定のアボート、或いはシステムリセットが発生した際に、上記内蔵メモリをライトプロテクト状態とし、このライトプロテクト状態とされた内蔵メモリに記憶されている上記データ及び上記イニシエータ識別番号を、シリアルデータラインを介して外部に出力して問題発生条件の特定及び問題解析を行う。 （もっと読む）

【課題】ワイヤーハーネスの共通化を図りながらも、ワイヤーハーネスを軽量化して、さらにはノイズの影響を受け難いシミュレーション装置を提供する。
【解決手段】制御対象を模擬するモデル演算部２と制御装置７との間に配置される信号中継部４を、モデル演算部２と接続される第一信号中継部４ａと、制御装置７と汎用入出力信号線で接続される第二信号中継部４ｂに分離構成し、第一信号中継部と第二信号中継部とを送信速度が異なる複数系統のシリアル通信部で接続し、各信号中継部に、送信速度に応じてシリアル通信部から信号値が送信されるように信号入力ポートからシリアル通信部への信号経路を切り替える入力経路切替部４１と、シリアル通信部を介して受信した信号値が対応する信号出力ポートから出力されるようにシリアル通信部から信号出力ポートへの信号経路を切り替える出力経路切替部４２を備えている。 （もっと読む）

【課題】ローエンドコンピュータシステムにおいても、メッセージを記録できる技術を提供する。
【解決手段】メッセージ記録装置１は、ＩＤが付与された複数のシリアル入出力端子１ｄを備えており、接続した複数のコンピュータシステム２から出力されたメッセージを受信し、受信したメッセージ記録装置側シリアル入出力端子１ｄのＩＤと、日付および時刻の情報とを織り交ぜて、メッセージ記録装置１内の記録手段１ｅに記録する。前記メッセージ記録装置１側シリアル入出力端子１ｄのいずれかより前記記録手段１ｅに記録されているメッセージを読み出す旨のメッセージを受信すると、上記ＩＤとともに記録されているメッセージを読み出す。 （もっと読む）

【課題】高速なリアルタイムトレースを行うことのできる半導体集積回路装置、デバッグ装置およびデバッグシステムを提供する。
【解決手段】半導体集積回路装置１は、入力信号分離部１１が、パラレル入力Ｉ／Ｆ１２０を介してクロック信号ＣＫの半周期単位で入力される信号を、プロセッサ１１０へ入力する通常動作入力信号ａ１と、トレース制御部１４０へ入力するデバッグ制御信号ａ２と、に分離し、出力切り替え部１２が、プロセッサ１１０から出力される通常動作出力信号ｃ１とトレース制御部１４０から出力されるトレース情報ｃ２とを、クロック信号ＣＫの半周期ごとに切り替えて、パラレル出力Ｉ／Ｆ１３０を介して出力する。 （もっと読む）

【課題】セキュリティ機能の優れるシステムＬＳＩ及びこのデバッグ方法を実現する。
【解決手段】システムＬＳＩ１０は、演算制御機能を有するメインプロセッサ１１と、演算及び制御機能を有するＩＣカード２０を用いた認証機能を有するサブプロセッサ１３及びＩＣカードＩ／Ｆ回路１３ａと、サブプロセッサ１３により制御されるＪＴＡＧ接続制御回路１４と、デバッガ３０に対するシリアル通信のインタフェース機能を有するオンチップＪＴＡＧインタフェース回路１５等とを備えている。サブプロセッサ１３が立ち上がって認証を行った後に、メインプロセッサ１１が起動して、デバッガ３０により、オンチップＪＴＡＧインタフェース回路１５を介してシステムＬＳＩのデバッグが行われる。 （もっと読む）

【課題】プロセッサのデバッグ効率を向上させること。
【解決手段】デバッグ機構２３３がシフトレジスタ２３４に過去６サイクル分のOPCODEを記憶し、スキャン部がシフトレジスタ２３４に記憶されたOPCODEをスキャンして読み出す。なお、デバッグ機構は、REQUEST＿VALID信号を入力し、REQUEST＿VALID信号の値が"1"であるときのみシフトレジスタにOPCODEを記憶するよう構成することもできる。また、複数の演算ユニットを有するプロセッサの場合には、デバッグ機構が複数の演算ユニットのOPCODEを記憶するよう構成することもできる。また、デバッグ機構がOPCODEまたはRUPT＿CODEを選択して記憶するよう構成することもできる。 （もっと読む）

【課題】スレーブ基板に実装されたメモリへのプログラムの記録及びスレーブ基板の管理を容易にする。
【解決手段】ＵＳＢ端子が設けられたマスタ基板１と、マスタ基板１と通信線Ｓ（ＵＳＢケーブル）を介して接続されたスレーブ基板２とから構成される。スレーブ基板２には、マスタ基板１からのシリアル信号をパラレル信号に変換して出力するＵＳＢｔｏＵＡＲＴ ＩＣ３が設けられる。ＵＳＢｔｏＵＡＲＴ ＩＣ３は、マスタ基板１からの信号に応じて、ＲＯＭ内蔵ＣＰＵ５の動作モードを書込みモードに変更するための書込み制御信号を出力端子ＧＰＩＯ１から出力し、ＷＤＴ４を制御するＷＤＴクリア信号をＧＰＩＯ２から出力する。マスタ基板１は、スレーブ基板２に送信する信号によって、ＵＳＢｔｏＵＡＲＴ ＩＣ３を介して、ＲＯＭ内蔵ＣＰＵ５の内蔵ＲＯＭ６に記憶されたプログラムの書き換えを制御する。 （もっと読む）

【課題】悪意のあるプログラムが侵入してきた場合、改竄される可能性があり、また、システム障害が発生した場合はコンピュータ内部に蓄積されている情報が破壊される可能性がある。
【解決手段】コンピュータ１０は、プログラムを実行の際、予め指定されたユーザプログラムの実行情報を選択し収集する実行情報取得部１４と、その実行情報取得部１４で収集の実行情報を取り込み、コンピュータ１０の外部へ送出する実行情報出力部１５とを備えており、外部コンソール端末２０の実行情報蓄積部２２が実行情報出力部１５の送出する実行情報を受けて実行情報蓄積ファイル２３に蓄積して管理する。 （もっと読む）

【課題】本発明は、バッグ解析等に必要な内部ステータス信号を高精度に取得して出力する集積回路に関する。
【解決手段】ＡＳＩＣ１は、内部信号出力回路３を搭載しており、内部信号出力回路３は、機能モジュールＭａ〜Ｍｄ、ＰＣＩｅ Ｉ／ＦモジュールＭｅ、ＭｆのステータスレジスタＲａ〜Ｒｆのアドレスが、読み出し対象アドレスとしてアドレス指定レジスタ３ｂに外部のＣＰＵ１０から設定指定されると、ポーリング間隔設定レジスタ３ａに設定されているポーリング周期で該アドレス指定されているステータスレジスタＲａ〜Ｒｆの内部ステータス信号を読み出して、外部端子４からＡＳＩＣ１外に出力する。したがって、ステータスレジスタＲａ〜Ｒｆの内部ステータス信号を短サイクルで正確に読み取って外部に出力することができ、デバッグ等を正確かつ容易に行うことができる。 （もっと読む）