【課題】不要な処理による処理効率の低下を防ぎつつ、必要な精度での模擬時刻の同期を行う情報処理装置を提供する。
【解決手段】情報処理装置は、検証対象のターゲットコードを実行するターゲットＣＰＵの動作を模擬するＣＰＵコアシミュレータ１０４と、ターゲットＣＰＵの制御対象装置の動作を模擬する装置シミュレータ１０３と、ターゲットＣＰＵに対するタイマ部の動作を模擬するタイマシミュレータ１１１と、タイマシミュレータ１１１の設定からＣＰＵコアシミュレータ１０４に発生するタイマイベントの時刻を判定し、判定したタイマイベントの時刻までの模擬動作を装置シミュレータ１０３に指示するシミュレータ接続部１０２と、を備えている。 （もっと読む）

【課題】ハードウェアの動作時間も模擬することが出来るエミュレータを提供する。
【解決手段】情報処理装置上で実行されることによって、模擬対象の装置のハードウェア構造を模擬するエミュレータであって、上記ハードウェア構造に含まれた構造部分を模擬する仮想的ハードウェア部分を有し、この仮想的ハードウェア部分が、上記仮想的ハードウェア部分に対応付けられた情報処理装置内の現実のハードウェア部分を駆動させる駆動部と、上記仮想的ハードウェア部分が模擬する構造部分が入力に対して示す応答結果を模擬するために、上記駆動部による現実のハードウェア部分の駆動後に情報処理装置上で実行される応答部とを備える。 （もっと読む）

【課題】追い越し機能が正常に動作しているか否かを信頼性よく試験することができる、コンピュータシステム、試験装置、試験方法、及び試験プログラムを提供する。
【解決手段】試験装置２と、先行命令のアクセス先仮想メモリアドレスが、後続命令のアクセス先仮想メモリアドレスと重複するか否かを判定し、重複しない場合に、前記後続命令が前記先行命令を追い越して実行されるように、処理装置によるメモリへのアクセス動作を制御する、命令追い越し回路１２と、前記後続命令の追い越しが発生した場合に、前記後続命令を特定する情報を生成し、追い越し結果情報として保存する、追い越しトレーサ回路１３とを具備する。前記試験装置２は、設定変更部５と、試験命令列生成部６と、追い越し判別部７と、試験命令列変更部８と、ＳＷシミュレータ実行部９と、実行結果判定部１０とを備える。 （もっと読む）

【課題】コンピュータ資源及び回路サイズを最適化し、完全な信頼性を実現する。
【解決手段】中央演算処理装置（５０、５１）と該中央演算処理装置（５０、５１）の動作のバリデーションの実行に適した欠陥処理装置（１１）を含む信頼性のあるマイクロコントローラであって、欠陥処理装置（１１）は、中央演算処理装置（５１）に関して異なり、外部にあり、さらに、欠陥処理装置（１１）は、少なくとも中央演算処理装置の動作のバリデーションを実行するモジュール、及び、マイクロコントローラ（１０）の他の機能部分の動作のバリデーションを実行するように構成された１つ以上のモジュールを含んでいる。 （もっと読む）

【課題】シミュレーション時間を短縮可能なハードウェア／ソフトウェア協調シミュレーション装置等を提供すること。
【解決手段】本発明にかかるハードウェア／ソフトウェア協調シミュレーション装置は、ードウェアエミュレータとシステムシミュレータとを備え、ハードウェアエミュレータは、複数のユーザデータを生成するユーザロジックと、複数のユーザデータの変化をそれぞれ検出する複数の変化検出回路と、複数の変化検出回路による検出結果をそれぞれ格納する複数のフリップフロップと、複数のフリップフロップに格納された複数の検出結果に応じた終了フラグ信号を生成する論理和回路と、を備える。システムシミュレータは、終了フラグ信号に基づいて複数のユーザデータのいずれかが変化したと判断した場合に複数のユーザデータを順に読み込み、各ユーザデータの読み込みの終了に応じて対応するフリップフロップをクリアさせる。 （もっと読む）

【課題】論理検証およびテストデバッグに要する総時間の短縮化を図ることを目的とする。
【解決手段】テスタによるＤＵＴの試験を仮想的にシミュレーションするテスタシミュレーション装置１は、ＤＵＴの動作をシミュレータ上でモデル化した仮想デバイス１１と、仮想デバイス１１の論理検証を行うための検証シナリオの入力パターンを仮想デバイス１１に印加し、仮想デバイス１１から出力される応答パターンを入力して期待値パターンと比較して良否判定を行う仮想テスタ１２と、入力パターンおよび期待値パターンを仮想テスタ１２から取得し、入力パターンおよび応答パターンが正常なものであるときに、取得した入力パターンおよび期待値パターンをＤＵＴの実試験を行うためのテストパターンとして生成するテストパターン生成部１４と、を備えている。 （もっと読む）

【課題】並列化されていないソフトウェアを用いて、マルチコアプロセッサを有する情報処理システムで並列化したソフトウェアを動作させたときの性能を評価する。
【解決手段】並列化前のソフトウェア１０９を命令セットシミュレータ１０２で動作させながら、命令セットシミュレータでのシミュレーションにより要求されたバスアクセスを分割条件に従って分割し、バスシミュレータ１０３にて、バスの各ポートに対して分割されたバスアクセスについてバスモデルに対するバスアクセスを生成させバスモデルに供給するようにして、ソフトウェアの並列化を行うことなく、マルチコアプロセッサを有する情報処理システムで並列化したソフトウェアを動作させたときのバスアクセスを再現する。 （もっと読む）

【課題】 容易に異なるフォーマットに対応することができるアプリケーションのテストを行う端末装置、及びアプリケーションのテスト方法を提供する。
【解決手段】 端末装置１は、アプリケーションを格納する第１の格納部１７１と、前記第１の格納部に記憶されているアプリケーションにおけるログデータを格納する第２の格納部１７５とを具備する。端末装置１は、前記第２の格納部に格納されているログデータを読み込み、解析ライブラリが格納される記憶領域１７７に記憶されているデータに基づいて読み込むログデータの解析を行い、解析したデータに基づいてシナリオを生成し、生成したシナリオを入力データとして前記アプリケーションを実行する。 （もっと読む）

【課題】テストプログラムの検証に多大な時間を要するという課題があった。
【解決手段】本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。そして、半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。 （もっと読む）

【課題】必要なデータの不足を検出して、検出結果に基づいてモデル検査を実施するための入力データを作成する環境生成支援装置、環境生成支援方法、環境生成支援プログラムを提供する。
【解決手段】プロパティテーブルから、時相論理式で記述されたプロパティを取得し、線形時相論理式Ｇ（ａｋ−＞Ｆ（ｂｋ））からａｋを抽出して時相演算子Ｆと反転論理ｎｏｔによりａｋをｎｏｔ（Ｆ ａｋ）に変換するプロパティ変換処理と、モデル検査器に、プレモデル検査用プロパティを入力し、モデル検査器がモデル検査を実施したのち実行結果を取得するモデル検査器インタフェース処理と、実行結果に示されるプレモデル検査用プロパティに沿わない結果と、事前条件とを比較して事前条件を満たしているかを判定し、判定結果を出力装置に出力する入力データ真偽判定処理と、を実行する。 （もっと読む）

【課題】ＬＳＩテスタ又はＬＳＩテスタシミュレーションモデルでは、ＬＳＩテスタ側からテストパターンを送信する際に、ＤＵＴメモリのどの範囲のアドレス領域をアクセスしたかを知ることはできず、テストパターンの不備を事前に検出できない。
【解決手段】半導体シミュレーションモデルとＬＳＩテスタシミュレーションモデルを含むデジタルヴァーチャルテストシステムにおいて、半導体シミュレーションモデルのメモリ機能モデルをアクセスするアドレス信号が、メモリ機能モデルのアドレス範囲のうち所定のアドレスをアクセスしたかどうかを比較判定する判定手段を設けてＬＳＩテスタまたはＬＳＩテスタシミュレーションモデルを使用したテストパターンの不備を検出する。 （もっと読む）

【課題】操作者のシミュレーション目的に従って最適なプロセスのみを実行する情報処理装置及びその制御方法を提供する。
【解決手段】本発明は、それぞれが固有の仮想時間を有する複数のアプリケーションを備える情報処理装置として実現される。具体的には、情報処理装置は、情報処理装置の中で定義された仮想時間の経過時間がアプリケーションごとに定義される同期間隔の倍数となるタイミングで、当該アプリケーションに対して、予め定められた仮想時間分の処理実行を指示し、各アプリケーションの同期間隔が指定されると、経過時間が指定された同期間隔の倍数となるタイミングで、指定された同期間隔を実行中の処理に反映する。 （もっと読む）

【課題】複数の通信プロトコルにより相互に通信する複数のＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ、マイクロコントローラ）、又は、ゲートウェイ機能を有するＭＣＵを介して通信プロトコルを変換しつつ相互に通信する複数のＭＣＵを、複数のＣＰＵを用いてシミュレートするシミュレーション方法を提供すること。
【解決手段】シミュレーション方法は、複数のＣＰＵＡ５１〜Ｃ５３に含まれる各ＣＰＵが、複数のＭＣＵのうち自身によりシミュレーションの対象とされるＭＣＵの有する通信プロトコルを記録する工程を含む。 （もっと読む）

【課題】ターゲットとなるマイクロコンピュータに応じて迅速に対応でき、スピーディなソフトウェア開発が可能となるマイクロコンピュータの模擬装置を提供する。
【解決手段】模擬対象となるＣＰＵにより実行されるアプリケーションソフトウェアを実行する二つのマイクロコンピュータ模擬ブロック１０，２０と、各マイクロコンピュータ模擬ブロック間で遣り取りするデータを中継する中継処理部４２と、一方のマイクロコンピュータ模擬ブロック２０が、所定の模擬周期内で処理すべきアプリケーションソフトウェアの一部の実行を、前記中継処理部２４を介して他方のマイクロコンピュータ模擬ブロック１０に要求し、前記模擬周期内で他方のマイクロコンピュータ模擬ブロック１０が実行した結果を前記中継処理部２４を介して獲得して、当該所定周期内での処理を完結するマイクロコンピュータの模擬装置。 （もっと読む）

【課題】マルチタスク処理を行うことが可能なＯＳに対し、複数のタスクを切替えて高速にシミュレーション実行することができる仮想化プログラムを提供する。
【解決手段】ネイティブ・コード・シミュレータにおいて、マルチタスクＯＳが管理するタスク毎にタスク固有なスタックを持てるようにする仮想化プログラムであって、ターゲットＣＰＵで特殊な制御レジスタ操作によって行っていたコンテキスト生成・退避・復元・消去をネイティブ・コード・シミュレータが提供するＡＰＩで行うものである。マルチタスクＯＳのポーティングでは、そのＡＰＩを呼び出すようにソースコードを変更する。そのＡＰＩにて、タスク毎に固有なスタックを割り当てて、タスク切替え時にはスタック切替えを行い、コンテキスト・スイッチングを可能にする。 （もっと読む）

【課題】容易に検査する状態数を削減して設計モデルの検査を行うことができるようにする。
【解決手段】検査対象システムの仕様を記述した設計モデルの検査を行うモデル検査システムであって、検査対象システムの仕様において状態が変化する要素の状態を示すためのモデル内変数である状態変数間の関連性をユーザに指定させる関連性指定手段と、ユーザに指定させた前記状態変数間の関連性を示す情報に基づいて、検査に用いるシステムの状態数を削減する状態数削減手段とを備えたことを特徴とする。 （もっと読む）

【課題】複数モデルの診断ロジックが相互に連携しつつ補完し、確信度の高いモデルに基づく診断ロジックを生成することにある。
【解決手段】物理モデルに基づく診断ロジック、知識モデルに基づく診断ロジック及び統計モデルに基づく診断ロジックを個別に記憶するデータベース１１，２１，３１を有する複数の監視装置１〜３を備え、一方の監視装置例えば１は、所定モデルの診断ロジックを生成しデータベース１１に記憶する管理処理部１７と、生成された所定モデルの診断ロジックを、異なるモデルに基づく診断ロジックを記憶するデータベース２１，３１を有する他方の監視装置２，３に対して送信する通信手段を設け、他方の監視装置２，３は、受信した所定モデルの診断ロジックを、異なる所定モデルの診断ロジックに変換し、データベース２１，３１に記憶する管理処理部２７，３７を設けた設備診断システムである。 （もっと読む）

【課題】ハードウエアやＯＳのアーキテクチャの変更に対応することが可能なベンチマークテスト装置を提供すること。
【解決手段】ハードウエア条件の入力を受け付けるハードウエア条件入力受付手段（２１）と、ハードウエア条件入力受付手段に対して入力されたハードウエア条件に基づいてベンチマークプログラムを生成するベンチマークプログラム生成手段（３３）と、ベンチマークプログラム生成手段により生成されたベンチマークプログラムに基づくシミュレーションを実行してベンチマークを出力するシミュレーション実行手段（３４）と、を備えるベンチマークテスト装置（１）。 （もっと読む）

処理ユニット（７）を備えていて、診断モジュール（６）からの命令とシミュレーション・システム（３）からの命令を受け取ることができる電子機器ボード（４）。この電子機器ボード（４）は、シミュレーション・システム（３）からの命令の実行の優先度を診断モジュール（６）からの命令の実行の優先度と比較して管理する手段を備えている。診断モジュールと、命令実行の優先度を管理する手段を備える、電子機器ボードの診断システム。電子機器ボード（４）に付随するシミュレーション方法。特に、組み込み式シミュレータ（１）に組み込まれた電子機器ボード（４）の不具合を分析するための利用法。
（もっと読む）

【課題】一つのＣＰＵコアがブレイクポイント等で停止した際に、他のＣＰＵコアを遅延することなく停止させシミュレーション精度を向上させる。
【解決手段】ＣＰＵコア１２、デバッグ制御部１３を有するハードウェアエミュレータ１０と、ＣＰＵコア２３、クロックを生成してＣＰＵコア１３、２３に供給するクロック生成部２１を有するソフトウェアシミュレータ２０と、ＣＰＵコア１２、２３に対するデバッグを行い、クロックの停止条件が設定されるデバッガ３０とを備え、デバッグ制御部１３が、デバッガ３０に設定されたクロックの停止条件が成立したと判断するとクロック停止信号を出力し、クロック生成部２１がクロック停止信号を受け取るとクロックの生成を停止することを特徴とする。 （もっと読む）