【課題】優先度の異なるデータの書き込み処理の処理能力の低下や処理速度の低下を防ぎつつ、優先度の高いデータをより迅速に不揮発性メモリに書き込む。
【解決手段】書き込みデータ優先度判定部６はデータに付与された優先度を判定し、高い優先度が付与されたデータをこの高い優先度に対応する第１のキュー２ａに出力するとともに、低い優先度が付与されたデータをこの低い優先度に対応する第２のキュー２ｂに出力する。そして、書き込みデータ選択処理部１１は、最初に第１のキュー２ａに登録された優先度の高いすべてのデータを順に選択してＥＥＰＲＯＭ３に書き込むとともに、第１のキュー２ａにデータがなくなったとき、第２のキュー２ｂに登録された優先度の低いすべてのデータを順に選択してＥＥＰＲＯＭ３に書き込む。 （もっと読む）

【課題】従来に比して、ホスト装置とＳＳＤとの間で転送されるデータを一時的に格納するバッファを削減しながら、データ転送のスループットを高めることができるメモリシステムを提供する。
【解決手段】実施形態によれば、メモリシステム２０は、揮発性メモリと、ＮＡＮＤメモリ３０と、コマンドキュー４２０と、アドレス情報キャッシュ４６１と、コントローラと、を備える。コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。また、コントローラは、コマンドキュー４２０に格納されたリードコマンドのうち、１つのリードコマンドに含まれるアクセス先のすべてが揮発性アドレス管理情報に存在するリードコマンドから優先的に実行するようにリオーダ制御する。 （もっと読む）

データ処理装置のためのインターコネクト回路機構が開示される。このインターコネクト回路機構は、少なくとも１つのイニシエータデバイスが、少なくとも１つの受信デバイスにアクセスする際に経由することができる、データルートを提供するように構成され、このインターコネクト回路機構は、少なくとも１つのイニシエータデバイスからトランザクション要求を受信するための、少なくとも１つの入力と、少なくとも１つの受信デバイスにトランザクション要求を出力するための、少なくとも１つの出力と、少なくとも１つの入力と少なくとも１つの出力との間でトランザクション要求を送信するための、少なくとも１つの経路と、受信されたトランザクション要求を、少なくとも１つの入力から少なくとも１つの出力へルーティングするための制御回路機構とを含み、この制御回路機構が、バリアトランザクション要求に応答して、少なくとも１つの経路のうちの１つに沿って通過するトランザクション要求のストリーム内部のバリアトランザクション要求に対しての、少なくとも一部のトランザクション要求の順序付けを、トランザクション要求のストリーム内のバリアトランザクション要求の後に発生する少なくとも一部のトランザクション要求に対しての、トランザクション要求のストリーム内のバリアトランザクション要求の前に発生する少なくとも一部のトランザクション要求の順序変更を許可しないことによって、維持するように構成され、この制御回路機構が、応答信号生成器を含み、この応答信号生成器は、バリアトランザクション要求の受信に応答して、応答信号を発行し、この応答信号は、バリアトランザクション要求に応答して遅延されたいずれかのトランザクション要求が更に先へ送信され得ることを、上流のブロッキング回路機構に指示する。
（もっと読む）

【課題】メモリ制御装置における回路規模を抑制しつつ、データの転送効率を改善する。
【解決手段】バンク状態情報生成部３１０は、選択部３９０から出力されたアクセス要求に基づいて、メモリシステム５００においてビジー状態にあるバンクのバンクアドレスおよびロウアドレスを示すバンク状態情報を生成する。リクエストマスク判定部３６０は、バスクライアント１１０乃至１４０からのリクエスト情報と、バンク状態情報とが同一のバンクアドレスを示し、かつ、互いに異なるロウアドレスを示す場合にはマスク信号を生成する。この場合においても、リクエストマスク判定部３６０は、待機時間計測部３５０からのリクエスト情報の待機時間が一定の閾値を超えた場合にはマスク信号を解除する。リクエストマスク処理部３７０は、リクエスト情報を選択部３９０に出力することをマスク信号に基づいて抑制する。 （もっと読む）

【課題】システム全体の最適化を図れ、他マスタからのアクセスリクエストをマスクする機関を適切に設定することができ、同一バンクでかつ同一ページのアクセスに対しての連続アクセスの効率化を図れ、しかも特定のバスへの接続時における修正が必ずしも必要としないメモリシステムおよびそのアクセス制御方法、並びにプログラムを提供する。
【解決手段】メモリシステム１０は、メモリコントローラ１３がメモリ１１の各バンクのページオープン情報を含むバンク情報、リクエストキュー１５内のリクエスト情報であるバンク、ロウ、リードライト等の情報をバス上のアービタ１７に通知する。そして、アービタ１７は、マスタ群１４の各マスタから並列に発行されるリクエストをアービトレーションしメモリコントローラ１３に送信する。 （もっと読む）

【課題】複数のプロセッサが存在する環境下での並列通信処理でも、プロセッサ間のデータ通信量を削減でき、低消費電力を達成しつつ、順序を意識した共有リソース排他制御を行うことができるようにする。
【解決手段】アクセス調停部５は、メモリアクセスのリクエスト５３を受信する度に、アクセス対象の領域が期待する順序番号とアクセス対象の領域の待ち行列識別子をブロックプロパティメモリ３から読み出し、そのリクエスト５３に記載された順序番号と期待する順序番号が一致していれば、そのリクエスト５３を実行する。一方、一致していなければ、そのリクエスト５３を待ち行列識別子が指す待ち行列メモリ４内の待ち行列に退避させる。アクセス調停部５は、待ち行列識別子が指す待ち行列に保存されたリクエスト５３に記載されている順序番号と期待する順序番号とが一致し続ける限り、アクセス要求を待ち行列から連続的に取り出して実行する。 （もっと読む）

【課題】 メモリデータバス上の効率を改善する。
【解決手段】 アクセスサイクルの異なる複数のメモリデバイスにデータの読み書きを行うメモリコントローラにおいて、複数のメモリデバイスに対するメモリアクセス要求を保持する。保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。 （もっと読む）

【課題】コンピュータ・システムにおけるメモリ・アクセスを改善するための方法および装置を提供する。
【解決手段】メモリ・コントローラは、プロセッサからの読み取り要求を読み取りキュー中に受信する。メモリ・コントローラは、読み取りキュー中に待ち状態の要求がいくつあるかに基づいて、要求にサービスする順序を動的に修正する。読み取りキューが比較的空いている場合、要求は、待ち時間を最小にするために最も古いものが最初にサービスされる。読み取りキューがより満たされると、要求は、または、読み取りキューが徐々に満たされると、３つ以上のメモリ・アクセス・モードを用いて、徐々に要求は、読み取りキューが満杯になりプロセッサからのさらなる要求が停止されなければならなくなる可能性を低減するためにメモリ・バス上のスループットを最大化する仕方でサービスされる。 （もっと読む）

不揮発性メモリストレージシステムの一実施形態は、メモリコントローラとフラッシュメモリモジュールとを備える。メモリコントローラはフラッシュメモリモジュールの蓄積操作を管理する。メモリコントローラは、ストレージシステムへ結合されたホストから受信される１種類以上のコマンドの優先度より高い優先度を、１種類以上のハウスキーピング操作に割り当て、かつフラッシュメモリモジュールに求められる全操作を優先順位に従い処理するように構成される。
（もっと読む）

共有メモリ・システムにおいて性能を高め、電力要求を低減するために、バス・トランザクションの同期を制御する効率的な技術が記載される。性能を高め電力使用を低減するために、バス・マスタと共有メモリ・デバイスとの間の効率的なデータ転送を提供する複雑な処理システムにおける相互接続構成もまた記載される。一例において、遠隔デバイスへのバス・トランザクションの同期を制御する方法が取り扱われる。デバイスへ向けられたメモリ・バリア・コマンドが受信される。デバイスへ向けられたメモリ・バリア・コマンドは、１または複数の宛先デバイスを決定するために復号される。この復号に応答して、メモリ・バリア・コマンドが、１または複数の宛先デバイスへ選択的にルーティングされる。記載された技術は、高速なデバイスへ向けられたメモリ・バリア機能、向上したバス帯域幅機能、および節電機能を組み合わせる。
（もっと読む）

【課題】多くのマスターが同時動作し、バンク割り当てによる対策だけでは性能が得られない場合にも、メモリオーバーヘッドを減らす。
【解決手段】各トランザクションはマスターＩＤとグループビットをもっている。グループビットは、グループ化に対応していないマスターの要求するトランザクションでは常に０であり、グループ化に対応しているマスターの要求するトランザクションではグループ化された複数のトランザクションのうちグループの末尾以外では１、グループの末尾では０の値をとる。グループビットはグループ化部１０４で付与され複数のトランザクションをグループ化する。メモリコントローラ１０５はグループビットの値によって単独キュー１０９とグループキュー１１０の２つのキューのうち一方にトランザクションをいれ、ＳＤＲＡＭ１０７へアクセスする際に制御部１１２がグループ化された複数のトランザクションを連続して取り出すよう制御する。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、アドレス一致先行ライトリクエストが存在するか否かを判定するための判定処理によって、後続のリクエストの処理が待たされないようにする。
【解決手段】アドレス一致先行ライトリクエスト検出処理部２３は、入力バッファ２１の入力側において、外部から入力されるリクエストに対するアドレス一致先行ライトリクエストが存在するか否かを調べ、入力バッファ２１に登録された上記リクエストに対応付けて、アドレス一致先行ライトリクエストが存在するか否かを示すアドレス一致情報２２を登録する。登録処理部２７は、アドレス一致情報が登録されるまで、入力バッファ２１に登録されているリクエストの出力（順序保証バッファ２８への登録）を待ち合わせる。 （もっと読む）

【課題】 リフレッシュ操作の必要なメモリ処理装置において、データ転送レートを低下させることなく効率的にリフレッシュ操作を行う。
【解決手段】 ＣＰＵ１、データ取り込みコントローラ２、データ表示コントローラ３、信号処理プロセッサ４はメモリコントローラ５に対してアクセスすべきメモリのアドレス情報を転送すべきデータに先立って送信する。メモリコントローラ４は、アドレス情報とリフレッシュ要求をともにアクセスキューにキューイングする。アービターはアドレス情報とリフレッシュ要求が同時に発生した場合、リフレッシュ要求を優先的にキューイングさせ、アドレス情報のみが発生した場合、すでにキューイングされているリフレッシュ要求を追い越すようにアドレス情報をキューイングする。 （もっと読む）

【課題】 従来のバンクチェック及び追い越し制御によるメモリアクセス方式では複数のバンクグループを同時アクセスできるメモリモジュールの性能を引き出せなかった。
【解決手段】 メモリモジュールを複数バンク構成とし、複数のバンクを偶数バンク、奇数バンクの２グループに分けて制御するメモリアクセス制御方式で、各バンクグループ毎のメモリ制御手段２−１，２−２と、バンク追い越し回路１を含み、バンク追い越し回路１は、バンク毎のバンクビジーカウンタと、アクセス先バンクがビジーか、定められた選択条件に合致しないメモリリクエストを格納するリクエストバッファと、これに格納された或いは新たに受信したメモリリクエストについて、アクセス先バンクのビジー状態を、チェックし、バンクがビジー状態でなくなったメモリリクエストの一つを、奇数／偶数のバンクグループ毎に選択しそれぞれ対応のメモリ制御手段に発行する手段とを具備する。 （もっと読む）

単一命令マルチプル・データ・プロセッサでの使用のための複数の単一ポート・メモリが提供される。これらは、複数の単一ポート・メモリへの同時アクセスを持ったマルチ・ポート・メモリとして作動可能である。本装置は、複数のメモリ位置のためのアクセス・リクエストを、既知の順序で、位置に送るために作動可能である。このリクエストは次に、単一ポート・メモリへのアプリケーションのために適したように、再オーダーされる。メモリは次に、アクセスされ、データは、アクセス・リクエスト・フォーマットに適合させるために再オーダーされる。
（もっと読む）

【課題】 個別にメモリ等を用意しなくとも、性能を落とさずに転送効率及び応答性の両立を図ったメモリアクセス装置を提供する。
【解決手段】 コーデック及びＣＰＵ（Central Processing Unit）等のようなマスターデバイスからのメモリに対するアクセスを制御するコマンドに基づいてＤＲＡＭ（Dynamic Random Access Memory）等のようなメモリに対するアクセスを行うＤＲＡＭインターフェース部７０と、コーデック等のような転送効率を重視するマスターデバイスからのメモリに対するアクセスを制御するコマンドよりも、ＣＰＵ等のような応答性を重視するマスターデバイスからのメモリに対するアクセスを制御するコマンドを優先してＤＲＡＭインターフェース部７０に出力するか否かを選択する選択部５０とを備える。 （もっと読む）

効率的なメモリ制御装置12である。制御装置12は１以上の入力コマンドシーケンスを１以上の対応する値に関連付けるための第１の機構18、28を含んでいる。第２の機構20、32は信号に応答して、選択的に１以上のコマンドシーケンスの１つをメモリ16へ順序付ける。第３の機構30は１以上の値のそれぞれを第２の機構20、32の状態と比較し、それに応答して信号を提供する。特定の実施形態では、１以上の対応する値は実行時間コード値であり、第２の機構20、32は第２の機構20、32の状態をシーケンサ時間コードとして提供するシーケンサ状態マシン32を含んでいる。特定の実施形態では、比較モジュール30は次に利用可能なコマンドシーケンスおよび実行時間コード対に関連する時間コードとシーケンサ時間コードとを比較し、それに応答して信号を提供する。 （もっと読む）