【課題】ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。
【解決手段】第１ＣＰＵ１００は、メモリ共有モード設定レジスタ１０７に格納された情報を参照することで、第１ＣＰＵ１００が命令フェッチを行うアドレスが、ローカル命令メモリ先頭アドレスレジスタ１０３とローカル命令メモリ終了アドレスレジスタ１０４とで定義される領域内であるか、または、共有命令メモリ先頭アドレスレジスタ１０５と共有命令メモリ終了アドレスレジスタ１０６とで定義される領域内であるかを判定し、その判定の結果に基づいてセレクタ１０２を制御することで、命令メモリ１０１と命令メモリ２０１とを切り替え、切り替え後の命令メモリから命令をフェッチして実行する。 （もっと読む）

【課題】アイソレーションメモリバッファを組み込んだＬＲ−ＤＩＭＭを利用したスイッチ／ネットワークアダプタ・ポートインターフェースを含むヘテロジニアスコンピューティングシステムを提供する。
【解決手段】コンピュータシステム１００は、少なくとも１つの高密度ロジックデバイス１０６及びメモリバスに高密度ロジックデバイスを接続するコントローラを備える。複数のメモリスロットがメモリバスと接続され、アダプタポートが複数のメモリスロットのうちの少なくとも一部と関連付けられ、アダプタポートの各々は、関連付けられたメモリリソースを含む。ダイレクト・エクセキューション・ロジック要素１０８は、アダプタポートのうちの少なくとも１つと接続される。メモリリソース１１０は、少なくとも１つの高密度ロジックデバイス及びダイレクト・エクセキューション・ロジック要素によって、選択的にアクセス可能である。 （もっと読む）

【課題】マルチチャネルメモリデバイス、及び、マルチチャネルデバイスの１つ又は複数のチャネルを選択する方法を提供する。
【解決手段】メモリデバイスに組み込まれたスイッチインターフェース（ＳＩ）レジスタ１４７は、複数のインターフェースの特権レベルを管理する。ＳＩレジスタ１４７は、インターフェースに帰する特権レベルに関係なく、複数のインターフェースを介してアクセス可能であってもよい。ステータスレジスタ１４９はステートマシーンビジービットを含み、デュアルチャネルメモリにおいて、どちらかのインターフェースは、ステータスレジスタ１４９をいつでも読み出してもよく、一方では、メモリアレイ１４３にアクセスする比較的高い特権レベルを有するインターフェースのみが、ステータスレジスタ１４９に書き込んでもよい。 （もっと読む）

【課題】省電力モードを有するメモリ制御回路におけるメモリアクセスと省電力の効率を向上させるメモリ制御装置、メモリ制御方法を提供する。
【解決手段】複数のマスタ０，１，２と省電力モードを有する複数のメモリ１１０，１１１に接続されたメモリ制御装置１００であって、複数のマスタ０，１，２からのメモリアクセスを調停し、複数メモリのそれぞれが省電力状態であるか否かを監視し、省電力モードの検出結果に応じてメモリアクセスの優先順序を決定する。 （もっと読む）

【課題】プロセッサで用いられるアドレス空間を拡張する。
【解決手段】メモリ管理装置３５は、プロセッサ３ｂのプロセッサ論理アドレス空間ＰＬＡ１に含まれるメモリウィンドウＭＷ１に配置される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報３８を記憶する第１の記憶部１７と、各データに対する配置ヒント情報３８を生成する第１の管理部１５と、配置ヒント情報に基づいて、メモリウィンドウＭＷ１からプロセッサ物理アドレス空間３４に書き込まれるデータに対して、プロセッサ物理アドレス空間３４の中から、書き込み領域を決定する第２の管理部１５と、各データのプロセッサ論理アドレスとプロセッサ物理アドレスとを関連付けたアドレス変換情報３９を、第２の記憶部１７に記憶する第３の管理部１５とを具備する。 （もっと読む）

少なくとも2つの異なる接続を介してマスターデバイスに結合される、相互接続が開示される。ある特定の実施形態では、第1の相互接続および第1の相互接続に結合される第2の相互接続を含むシステムが、開示される。第1の相互接続は、単一の接続を介して第1のマスターデバイスに結合され、第1の相互接続は、少なくとも2つの異なる接続を介して第2のマスターデバイスに結合される。第2の相互接続は、メモリコントローラを介してメモリに結合される。
（もっと読む）

【課題】効率的なメモリアクセスを行う。
【解決手段】アクセス頻度通知部２００が、ＣＰＵ１００から主記憶４００−１〜４００−２へのアクセス頻度を、主記憶４００−１〜４００−２にあらかじめ設定されたアドレスごとに監視し、監視したアクセス頻度があらかじめ設定された頻度閾値を超えたアドレスがある場合、ＣＰＵ１００へ通知を行い、そのアドレスをレジスタに保持し、アクセス頻度通知部２００からＣＰＵ１００へ通知があった場合、割り当て変更部３００が、レジスタに保持されているアドレスに基づいて、ＣＰＵ１００における主記憶４００−１〜４００−２のアドレスの割り当てを変更する。 （もっと読む）

【課題】従来のスレッドローカルGCを改良して、フラグメンテーションを避ける技術を提供する。
【解決手段】トランザクショナルメモリを実装した複数のプロセッサを含むメモリ管理装置であって、ポインタの書き込み操作の開始に応答してライトバリアを実行する際に、固有領域外にあって、固有領域内のオブジェクトを指すポインタを有するオブジェクトを書き込みログに登録して衝突検知の対象とするライトバリア処理部236と、衝突が検知されない限りにおいて、固有領域内の生きている共有オブジェクトを固有領域の外へコピーし、共有であるか否かに関わらず不要になったオブジェクトを回収するガーベッジコレクタ238とを含む。 （もっと読む）

方法は、複数のマスターの各マスターのメモリアクセスパターンを予測するステップを含む。複数のマスターは、クロスバー相互接続部を介して多チャンネルメモリにアクセスすることができ、その多チャンネルメモリは、複数のバンクを有する。本方法は、複数のバンクの各バンクと関連するページサイズを識別するステップを含む。本方法はまた、各マスターのメモリアクセスパターンに基づいて複数のバンクの少なくとも1つのバンクを複数のマスターの各マスターに割り当てるステップも含む。
（もっと読む）

【課題】コンピュータの使用量が減った際に積極的に省電力状態に遷移させることが可能となり、コンピュータの使用電力の削減を可能とする。
【解決手段】コンピュータシステムは、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、及びクロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータを有する。コンピュータは、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下のメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させる。 （もっと読む）

【課題】分散して配置されたメインメモリ間のデータの移動を、当該データを使用するプロセスを停止することなく、かつ、同一性を確保しつつ実行することが可能な不均一メモリアクセス機構を備える。
【解決手段】複数のノードの各々は、一つ以上のプロセッサと一つ以上のメモリモジュールとに接続されたコントローラとを具備し、１つのノードの備える一つ以上のメモリモジュールへ割り当てられた移動元メモリ空間の記憶データを、１つのノードとは異なる他のノードの備える一つ以上のメモリモジュールの移動先メモリ空間へ移動するメモリコピー部と、メモリコピー部がメモリ移動処理を開始すると、移動元メモリ空間に対する書き込み処理を監視して、書き込み処理で移動元メモリ空間に書き込まれるデータと同一の書き込みデータを、移動先メモリ空間へ書き込むメモリミラー処理を行うメモリミラー部とを備える。 （もっと読む）

メモリダイのスタック及び取り付けロジックダイを含むメモリ装置及び方法が、記述される。記述される方法及び装置は、メモリダイのスタックの部分の電力管理を提供する。追加の装置、システム、及び方法が開示される。 （もっと読む）

【課題】第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。
【解決手段】この方法は、第１のプロセッサから、ＮＵＭＡデバイスのためのＭＭＩＯアパーチャを含む第１のアドレスマップを受け取るステップと、第２のプロセッサから、ハードウェアデバイスのためのＭＭＩＯアパーチャを含む第２のアドレスマップを受け取るステップと、第１のアドレスマップと第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサからＮＵＭＡデバイスに送られたアクセス要求を受け取るステップと、第１のアクセス要求と変換テーブルとに基づいて、メモリアクセス要求を生成するステップと、グローバルアドレスマップに基づいて、メモリアクセス要求をメモリにルーティングするステップとを含む。 （もっと読む）

【課題】特定メモリに接続する多重プロセッサを含むメモリアクセス装置を提供する。
【解決手段】本発明の実施形態によるメモリアクセス装置は、第１及び第２プロセッサと、前記第１及び第２プロセッサの各々に連結された第１及び第２トランザクションコントローラと、前記第１及び第２トランザクションコントローラの各々が連結されたメモリアクセススイッチと、前記メモリアクセススイッチに連結され、メモリ装置を制御するメモリコントローラと、を含み、前記第１及び第２プロセッサが前記メモリ装置を同時にアクセスする場合に、前記第１プロセッサが前記メモリ装置をアクセスする間に前記第２プロセッサは、前記第２トランザクションコントローラにアドレス又はデータを格納する。
従って、本発明は、特定メモリを同時にアクセスする複数のプロセッサが待機時間の間に他の作業をすることができるようにする。 （もっと読む）

【課題】アプリケーションのメモリ帯域幅を増大させる技術を提供する。
【解決手段】少なくとも２つのメモリに接続される少なくとも２つのプロセッサを有する装置であって、前記少なくとも２つのプロセッサの第１プロセッサは、前記少なくとも２つのメモリの第１メモリに格納されているデータの第１部分と、前記少なくとも２つのメモリの第２メモリに格納されているデータの第２部分とをクロック信号期間の第１部分内で読み、前記少なくとも２つのプロセッサの第２プロセッサは、前記少なくとも２つのメモリの第１メモリに格納されているデータの第３部分と、前記少なくとも２つのメモリの第２メモリに格納されているデータの第４部分とを前記クロック信号期間の第１部分内で読む。 （もっと読む）

【課題】バスを共有しつつもメモリに対するアクセス性能を向上させることが可能なマルチプロセッサ装置を提供すること。
【解決手段】ＣＰＵ０（１−０）およびＣＰＵ１（１−１）と、フラッシュメモリ０〜３（２−０〜２−３）とが、共通バスによって接続される。ＣＰＵ０（１−０）およびＣＰＵ１（１−１）には、位相シフトされたクロック信号が供給される。たとえば、フラッシュメモリ０（２−０）は、ＣＰＵ０（１−０）からの読み出し要求に応答して、ＣＰＵ０（１−０）に供給される位相シフトされたクロック信号に同期してメモリマットから読み出したデータを共通バスに出力する。したがって、バスを共有しつつもメモリに対するアクセス性能を向上させることが可能となる。 （もっと読む）

【課題】システムのリブートを必要せずに負荷分散が行える分散共有メモリ型マルチプロセッサシステムを提供することにある。
【解決手段】本発明による分散共有メモリ型マルチプロセッサシステムは、複数のノードを具備する。複数のノードの各々は、高負荷状態と判定された第１メモリの一部のデータを、他のノードの第２メモリに移動し、第１メモリと第２メモリとでインタリーブを行うメモリ制御部を備える。 （もっと読む）

【課題】複数のプロセッサが存在する環境下での並列通信処理でも、プロセッサ間のデータ通信量を削減でき、低消費電力を達成しつつ、順序を意識した共有リソース排他制御を行うことができるようにする。
【解決手段】アクセス調停部５は、メモリアクセスのリクエスト５３を受信する度に、アクセス対象の領域が期待する順序番号とアクセス対象の領域の待ち行列識別子をブロックプロパティメモリ３から読み出し、そのリクエスト５３に記載された順序番号と期待する順序番号が一致していれば、そのリクエスト５３を実行する。一方、一致していなければ、そのリクエスト５３を待ち行列識別子が指す待ち行列メモリ４内の待ち行列に退避させる。アクセス調停部５は、待ち行列識別子が指す待ち行列に保存されたリクエスト５３に記載されている順序番号と期待する順序番号とが一致し続ける限り、アクセス要求を待ち行列から連続的に取り出して実行する。 （もっと読む）

【課題】スイッチングするデータのタイミングを分散させることにより同時スイッチングによる誤動作を防止し、誤動作防止のために必要であった電源線・グラウンド線の面積増大を、もしくは電源電圧値の増大を防ぐことが可能であるメモリアクセス回路及びアクセス方法を提供する。
【解決手段】２個以上のメモリ回路１、２と複数のリクエスタ回路７〜９を有し、複数のリクエスタ回路７〜９を調停する調停回路３を備えるメモリアクセス回路１１において、複数のリクエスタ回路７〜９のうちの２つから一のメモリ１へのアクセス１３の位相と他のメモリ２へのアクセス１５の位相が互いにずれた関係となるよう制御する手段１０を有する。アクセス１３、１５は、反転関係にあるクロックと１８０度の位相差のデータで構成される。 （もっと読む）