【課題】 シリアルバスシステムにおけるリードレイテンシーの異なる複数の宛先に対する複数のリードリクエストが混在しても、各宛先に対するリードリクエストが円滑に処理されていくようにする。
【解決手段】 リクエストバッファー４３は、所定の数のリクエストをキューイング可能であって、リクエストの宛先ごとに未処理リードリクエストの数の上限値を設定されている。調停部４２は、新たなリードリクエストが受け付けられると、受け付けられたリードリクエストの宛先を特定し、特定した宛先についてのリクエストバッファー内の未処理リードリクエストの数が、特定した宛先についての上限値に到達している場合には、特定した宛先より優先度の低い宛先についての上限値を低くした上で、特定した宛先についての上限値を高くする。 （もっと読む）

【課題】同程度の優先度の複数のバスマスタに対し、より優先度の高いバスマスタの使用効率を圧迫しないアービタを提供すること。
【解決手段】共通のバス１２に接続されている複数のバスマスタ１１０からのバス獲得要求を、予め設定されている各バスマスタの優先度に基づき調停するバスアービタ１００であって、優先度が最も高い第一のバスマスタからの第一のバス獲得要求、及び、前記第一のバスマスタと同等の優先度である第二のバスマスタからの第二のバス獲得要求を監視するバス獲得要求監視手段１４と、前記バス獲得要求監視手段の監視結果を取得して、前記第一のバス獲得要求の頻度及び前記第二のバス獲得要求の頻度が予め定められた基準を満たす特定事象を検知する特定事象検知手段１５と、前記特定事象検知手段から特定事象検知信号を取得して、前記第二のバス獲得要求の頻度を制限するバス獲得制御手段１３と、を有することを特徴とする。 （もっと読む）

【課題】画像の印刷時にアンダーランをより確実に防止することが可能な画像形成装置を提供する。
【解決手段】第１のＤＭＡ制御部１７は、転送要求Ｒ１の時にＦＩＦＯ２５に一時蓄積されている黒成分データの量を主走査ライン数に換算した情報Ｉ１を、転送要求Ｒ１と一緒にバス調停部３５に送る。第２のＤＭＡ制御部１９Ｃは、転送要求Ｒ２の時にＦＩＦＯ３１Ｃに一時蓄積されているシアン成分データの量を主走査ライン数に換算した情報Ｉ２を、転送要求Ｒ２と一緒にバス調停部３５に送る。前記第１のＤＭＡ転送要求と前記第２のＤＭＡ転送要求とが競合した場合、情報Ｉ１で示される主走査ライン数が情報Ｉ２で示される主走査ライン数よりも小さければ、第１のＤＭＡ制御部１７にバス２１の使用権が与えら、情報Ｉ２で示される主走査ライン数が情報Ｉ１で示される主走査ライン数よりも小さければ、第２のＤＭＡ制御部１９Ｃにバス２１の使用権が与えられる。 （もっと読む）

【課題】優先順位の異なる複数のＤＭＡＣからの転送要求を調停するときに、システム全体のパフォーマンスを向上させる。
【解決手段】第１のライトＤＭＡＣ15は、１ライン単位で入力されるデータを１ライン期間内にメモリに転送させる必要がある。アービタ113内の必要転送時間計算部121は、バースト長と、バス幅と、必要転送レートRaとから、要求されたデータの転送に必要な時間T2を計算する。また、ラインスタート信号により起動されるタイマーにより、１ラインの開始からの経過時間T1を計測する。T1の方がT2より長ければ、T1とT2が等しくなるまで、第１のライトＤＭＡＣ15からの転送要求に対して、ウェイト要求信号をアサートする。 （もっと読む）

【課題】先入れ先出し方式のバッファーをより適切に構成して効率的にリクエストを中継する。
【解決手段】転送元であるマスターデバイス３０側からのリクエストの分配を行なうＴブリッジ４２と、Ｔブリッジ４２から分配されたリクエストを転送先であるスレーブデバイス８０側に転送するＩブリッジ４６とを備えて通信を中継するクロスバースイッチ４０において、Ｔブリッジ４２のＴ−Ｂ０内に各スレーブデバイスの共用のＦＩＦＯ４３ａを構成し、Ｔブリッジ４２とＩブリッジ４６との間に各スレーブデバイスの専用のＦＩＦＯ４５ａ〜４５ｃを構成するから、転送先のスレーブデバイスが受け入れ可能な状態になくリクエストの転送待ちが生じる場合であっても、他のスレーブデバイスに転送されるリクエストが転送待ちとなるのを減少させることができる。 （もっと読む）

【課題】共有バスに接続する複数のＤＭＡチャネルがあって、ＳＤＲＡＭ等のメモリにアクセスする際に、あらかじめ決められた優先順位を守りながら、高効率にメモリアクセスする調停手段を提供する。
【解決手段】マスターデバイスからのデータ転送要求を一定量保持する要求保持部と、保持されたデータ転送要求を優先順位及び予め定められた回数だけ連続するように並び替える要求並び替え部とを備え、前記データ転送要求を前記要求並び替え部が並び替えた順で発行することで、優先順位に応じて複数チャネルを並び替えるとともに同格の優先順位を持つ複数チャネルを平均的に連続させることができる。 （もっと読む）

【課題】 システム性能の低下の問題を解決するリクエスト発行ノード、リクエスト受信ノード、システム、及び制御方法を提供する。
【解決手段】 本発明のリクエスト発行ノードは、リクエストをリクエスト受信ノードに送信するリクエスト送信手段と、リクエストに対するリプライをリクエスト受信ノードから受信した場合に、リクエストを格納したリクエスト受信ノード内のリクエスト格納場所を開放させるリクエスト開放指示をリクエスト受信ノードに送信するリクエスト開放指示送信手段と、リクエスト受信ノード内の所定の数のリクエスト格納場所の全てが使用中となった場合に、リクエストの送信とリクエスト開放指示の送信とが競合したときには、優先する送信をリクエストの送信からリクエスト開放指示の送信に切り替える調停手段とを含む。 （もっと読む）

【課題】共通バス方式を使用する場合において、低コストを実現するだけでなく、効率よくバスを使用して高パフォーマンスを実現できるバス調停装置を提供する。
【解決手段】ＤＭＡデータ転送を制御するＤＭＡ制御手段によるＤＭＡアクセスと、ＣＰＵによるＣＰＵアクセスとの両方に共通で使用される共通バスと接続され、共通バスにおけるＤＭＡアクセスとＣＰＵアクセスとの間のバス調停を行うバス調停装置であって、ＣＰＵの処理量に応じて、ＤＭＡアクセスとＣＰＵアクセスとの間のバス調停の割合を変更する。 （もっと読む）

【課題】安価な構成にて複雑膨大な負荷を高速処理することが可能なマルチＣＰＵバス占有方式を提供すること。
【解決手段】共有メモリ５が接続されているバス１に複数のＣＰＵ２，３，４を接続すると共に、いずれかのＣＰＵをマスタＣＰＵ２、他のＣＰＵをスレーブＣＰＵ３，４となし、マスタＣＰＵ２により、バス解放、バス使用のウエイト、およびスレーブＣＰＵ３，４のバス占有許可を、所定のラダープログラムに従い、制御するシステム。 （もっと読む）

【課題】複数のマスタからのバスアクセスの順番を制御して、アクセスの効率を高めるとともに、優先度の高いマスタからの要求が後回しにされることによって、システム全体の処理に不具合が生じることを防止したバスシステムを提供する。
【解決手段】バスシステムＢＳ１は、Ｎ個のマスタＭＳからの情報を選択してＳＤＲＡＭコントローラＳＣに与えるマルチプレクサＭＵＸと、データ転送要求のあるマスタのうち１つを選択してバス権を与えるバス権調停部ＡＲ１を備えている。また、ｐｒｉ信号比較部ＰＣ１と、追い越し監視・記録部ＯＶ１と、バンクアドレス監視部ＢＡＭと、前回アクセスバンクアドレス保持部ＢＡＨと、優先順位設定レジスタＲＳ１、再追い越し禁止期間設定レジスタＲＳ２およびバンクアドレス位置指定レジスタＲＳ３を有するレジスタ部ＲＳＰとを備えている。 （もっと読む）

【課題】複数のバスマスターが同一の資源にアクセスするコンピュータ装置において、いずれのバスマスターも該資源にアクセスしない無駄なタイミングの発生を抑制して、装置全体としての動作効率を向上させることができるバスマスターシステムを提供する。
【解決手段】本発明に係るバスマスターシステム１は、複数のバスマスター１０〜１５と、複数のバスマスターによって共有されるコンピュータ資源１７と、複数のバスマスターの各々に対応し、コンピュータ資源にアクセスしようとするバスマスターがデータを記録するフラグ２０〜２５と、固定タイミングに該当するバスマスターに対応するフラグにデータが記録されていれば該バスマスターにコンピュータ資源へのアクセスを許可し、記録されていなければ該バスマスター以外のバスマスターにコンピュータ資源へのアクセスを許可する調停装置１６とを有する。 （もっと読む）

【課題】システムバスを介して接続されたマスタモジュールと複数のスレーブモジュールのいずれかとの間で、前記マスタモジュールのコマンドに基づいてデータ信号が送受信されるように構成されたバスシステムにおいて、データ転送効率を向上させること。
【解決手段】スレーブモジュール２Ａ、２Ｂは、マスタモジュール１へ自身の負荷状況を通知し、マスタモジュール１は、スレーブモジュール２Ａ、２Ｂに対するコマンドの優先度を負荷が高くなるにしたがって引き下げる。 （もっと読む）

【課題】共有メモリにアクセスする複数のマスターユニット間で共有メモリへのアクセス性能を均等に分散し、しかも簡単な構成のマルチプロセッサシステムを提供する。
【解決手段】
共有メモリをアクセスするためのアクセス要求を発行する複数のマスターユニットＰＵ０、ＰＵ１と、前記アクセス要求を受理するリクエストフェーズと、受理されたアクセス要求に従ってデータ転送する転送フェーズとを分離して実行するスプリット・トランザクション型のバスＩＦ部４−１０とを備え、前記バスＩＦ部４−１０は、１つのマスターユニットから所定の期間を空けずに複数のアクセス要求が連続して発行された場合に、当該複数のアクセス要求に対応する転送フェーズの連続実行回数をＮ回までに制限する。 （もっと読む）

【課題】 複数のマスタデバイスからスレーブデバイスへの要求を調停する競合調停装置において、複数のマスタデバイス上のタスクの実行順序に依存関係があるときにも、それに対応した調停が可能な競合調停装置を提供する。
【解決手段】 複数のマスタデバイス１０１〜１０３の動作状態の組合せに応じた競合処理内容を予め設定しておいたテーブルを元に基本優先度を導出する。マスタデバイス１０１〜１０３上で待ち状態となっているタスクが絡む依存関係を考慮するための補正を基本優先度に対して行うことにより最終優先度を決定する。決定した最終優先度を各マスタデバイス１０１〜１０３からのアクセス要求に割り付ける。 （もっと読む）

【課題】バスシステムにおけるマスタ装置は、スレーブ装置における状態変化のため、リード動作を周期的に行うので、負荷が大きい。
【解決手段】スレーブ側のＬＳＩ２４は、状態検出回路５０にて、リード対象状態の発生を検出すると、当該状態を表すデータをシステムバスＩ／Ｆ回路５６に書き込むと共に、フラグ出力回路５２に対してトリガパルスを出力する。フラグ出力回路５２は、リード対象状態が発生すると、このトリガパルスに応じて検出フラグをセット状態とする。検出フラグは信号線３８を介してマスタ側のマイクロコンピュータ２２に伝達され、フラグ監視部３６により検出される。フラグ監視部３６が検出フラグのセット状態を検知した場合にのみ、演算処理部３０はＬＳＩ２４のリード対象状態の確認のためのリード動作を行う。 （もっと読む）

【課題】プロセッサコア間でのデータ転送のオーバーヘッドを低減し、プロセッサ全体の処理能力を向上させる。
【解決手段】演算処理または信号処理を行うＣＰＵ２０と、データを記憶する内蔵メモリ３０と、内蔵メモリ３０と共有メモリ６０の間でデータの転送を実行するデータ転送機構４０と、を備えて、データ転送機構４０は、ＣＰＵ２０が内蔵メモリ３０に書き込んだデータ転送指令を複数のコマンドからなるコマンド列を実行するコマンドチェイン部と、コマンドが所定の監視コマンドのときには、内蔵メモリ３０または共有メモリ６０に予め設定されたデータを読み込んで、予め設定された比較値と前記データの値が一致するまで当該データの監視を繰り返す監視部と、を備え、コマンドチェイン部は、監視部による監視が完了した後に、コマンド列から次のコマンドを実行させる。 （もっと読む）

【課題】優先クラスに応じたダイナミックメモリ管理方法及び装置に関し、メモリの使用効率を改善し、書き込み／読み出しの制御の簡易化を図る。
【解決手段】メモリ１−１の領域を複数の領域に区分けしたメモリバンクを構成し、各優先クラスで各メモリバンクを共有させ、ポリサ（ライト制御部）１−２は、入力される優先度の異なる複数のクラスのフレームデータを、優先度に応じてダイナミックにメモリバンクに割り当て優先クラス毎に格納する。スケジューラ（リード制御部）１−３は、優先度の高いクラスに割り当てられたメモリバンクに格納されたフレームデータから順に読み出して送信する。バースト的に入力される優先クラスのフレームデータの格納には、該優先クラスに複数のメモリバンクを割り当ててバースト耐性を高める。データの書き込み及び読み出しの制御をメモリバンク単位で行うことにより、制御を簡素化することができる。 （もっと読む）

【課題】ライブロックを回避することができ、システム停止を防止することを課題とする。
【解決手段】アドレスクロスバスイッチは、受信したアドレスリクエストを一時的にバッファリングするとともに監視して、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数する。そして、アドレスクロスバスイッチは、所定の種別のアドレスリクエストの計数値が所定の閾値を超えた場合には（例えば、ロングパケットカウンタが１００を超えた場合には）、リトライされたアドレスリクエストのブロードキャストを一定時間停止する。そして、アドレスクロスバスイッチは、ブロードキャスト停止期間が終了すると、受信していた順番にアドレスリクエストのブロードキャストを再開する。 （もっと読む）

【課題】 画像データを転送するためのデータ転送用の専用バス、及びＣＰＵ（プロセッサ）がメモリアクセスを行なう専用バスの両方の信号線が必要となる。
【解決手段】 ＣＰＵ２はＣＰＵバス１２を介して、ＤＭＡＣ３はＤＭＡバス１３を介してローカルバスコントローラ５と接続し、ローカルバスコントローラ５は、外部のローカルバス１１と接続され、ローカルバス１１に外部Ｉ／Ｆコントローラ８、コードＲＯＭ９、フォントＲＯＭ１０が接続されて、外部Ｉ／Ｆからのデータ転送を行うバスとＣＰＵが使用するコードＲＯＭ９が接続されるバスとしてローカルバス１１を共用する。 （もっと読む）

【課題】 この発明は、バス・ブリッジにＩＥＥＥ １３９４に準拠したバスとの異なる動作バスとが接続されている場合に、ＩＥＥＥ １３９４以外のバスにアクセス権が亘らない状況を回避することを目的とする。
【解決手段】 システム内のローカルバスである１次側バスと２次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ１デバイスで２種類以上の異なる動作をサポートし、そのうちの１種類がＩＥＥＥ １３９４に準拠したシリアルバスであるバス・ブリッジのアビトレーション方法であって、２次側のアービトレーションの状態にかかわらず、１次側から２次側へのアクセスの場合はそのアクセスを最優先することを特徴とする。 （もっと読む）