【課題】複数のデータ接続ポートを備えた電気装置を提供する。
【解決手段】電気装置は、本体、処理ユニット、及び検出スイッチユニットを備える。本体には、M個の面と面上に配置されるN個のデータ接続ポートを備える。処理ユニットは、第１のインターフェース制御ユニットと第２のインターフェース制御ユニットを備える。検出スイッチユニットは、データ接続ポートが接続されているかどうかを検出する。 i番目とj番目のデータ接続ポートの接続を検出しているとき、検出スイッチユニットはi番目とj番目のデータ接続ポートをそれぞれ第１のインターフェース制御ユニットと第２のインターフェース制御ユニットによって制御されるように割り当て、i番目とj番目のデータ接続ポート以外のデータ接続ポートを無効にする。したがって、電気装置はデータ接続ポートの柔軟性の形式により他の電気装置に接続することができる。 （もっと読む）

【課題】 コストを抑えて、接続される装置を制御することが可能なインターフェース装置を提供することを目的とする。
【解決手段】 本発明のインターフェース装置１０は、第１の装置と接続される第１のインターフェースと、第２の装置と接続される第２のインターフェースと、データを記憶する記憶手段と、を備え、記憶手段３０に記憶されたファイルシステムによりデータをファイルとして扱うインターフェース装置であって、第１の装置により第１のインターフェースを介して記憶手段３０へ書き込まれた所定のファイルの内容に基づいて、第２のインターフェースを介して第２の装置を制御する制御手段３２を備えることを特徴とする。 （もっと読む）

【課題】２種類の規格の系統で同時に接続可能に構成され、一方の系統が優先的に使用されるインタフェースの利用性を向上させる。
【解決手段】ホスト機器と接続可能なデバイス機器は、第１の規格によって規定された第１の接続部と、該第１の規格と異なる第２の規格に準拠して該第１の接続部と独立して設けられた第２の接続部とを備え、該第１の接続部と該第２の接続部とを前記ホスト機器の対応するインタフェースに同時に接続可能なインタフェース部を備える。また、デバイス機器は、第１の接続部に接続され、デバイス機器の少なくとも一部の機能を制御する制御部と、第２の接続部に接続され、第２の規格に準拠したデバイス機器と接続可能な第３の接続部とを備える。 （もっと読む）

【課題】各デバイス間の通信を効率よく中継する。
【解決手段】マスターデバイス４０とそれに対するスレーブデバイスとしての第１のスレーブデバイス５０とを接続してデバイス間の通信を中継するクロスバースイッチ４５と、マスターデバイス４０および第１のスレーブデバイス５０に対するスレーブデバイスとしての第２のスレーブデバイス６０と第１のスレーブデバイス５０とを接続してデバイス間の通信を中継する多段ブリッジ５５とを備えて、クロスバースイッチ４５と多段ブリッジ５５との接続を介してマスターデバイス４０と第２のスレーブデバイス６０とを接続してデバイス間の通信を中継するから（経路（３））、各デバイス間の通信において通信対象となるデバイス以外のデバイスを経由する必要がなく、各デバイス間の通信を効率よく中継することができる。 （もっと読む）

本発明は、プラットフォーム上のデータを転送するための、特に、プラットフォームの異なるコンポーネント間で同時にデータを転送するためのデータ転送デバイス（１０）に関する。少なくとも一つがインプットポート（１３、１４、１５）であり少なくとも一つがアウトプットポート（１６、１７、１８）である少なくとも三つのポート間でデータを同時に転送するように調整されたデータ転送デバイスが、示される。データ転送デバイス（１０）は、インプットポート（１３、１４、１５）とアウトプットポート（１６、１７、１８）との間でデータを転送する命令を実行する少なくとも二つのコントローラ（２０、２１）を含む。コントローラ（２０、２１）は、コントローラ（２０、２１）間で同期するための同期命令、及び／又はインプットポート（１３、１４、１５）とアウトプットポート（１６、１７、１８）を同期させるための同期命令を受信するよう調整されている。
（もっと読む）

【課題】本発明の課題は、バス階層を増加させることなく、システムを増大させることである。
【解決手段】上記課題を解決するために、第１ブリッジに備えられた第１ステートマシンは、第１ポートからパケットを受信した時、テーブルを参照して当該パケット内のアドレスに対応する入出力装置または他のスイッチに当該パケットを転送し、第２ブリッジに備えられた第２ステートマシンは、当該第１ブリッジから転送されたパケット内のアドレスと、第２レジスタに格納されたアドレスとを参照して、当該パケットを第２ポートを介して当該入出力装置に転送し、第３ブリッジに備えられた第３ステートマシンは、第１ブリッジから転送されたパケットを第３ポートを介して当該他のスイッチに転送する。 （もっと読む）

【課題】全体的なレイテンシを小さくし、かつシステム全体のメモリコストを削減することのできるマルチコアシステムを得る。
【解決手段】入力バッファ部５−１〜５−ｍは、各バスマスタ２−１〜２−ｍからの転送データを蓄積する。グリッドキューメモリ６は、バスマスタ２−１〜２−ｍの個数とバススレーブ３−１〜３−ｎの個数を乗じた数だけ転送データを格納可能で、これら格納した転送データを同時に出力することが可能に構成されている。グリッドキューメモリ６からの転送データは、クロスバ８によって調停され、バススレーブ３−１〜３−ｎに対応して設けられた出力バッファ部９−１〜９−ｎに出力される。 （もっと読む）

本発明の一実施形態において、メモリシステムは、少なくとも１つのイニシエータと、ＳＡＴＡデバイスと、改善されたブリッジデバイスとを含むことが開示される。該改善されたブリッジデバイスは、該少なくとも１つのイニシエータと該ＳＡＴＡデバイスとの間の通信を容易にするように構成され、そして少なくとも１つの入力ポートを有し、該（１つ以上の）入力ポートを介して該イニシエータからの情報を受信するように動作可能である。該改善されたブリッジデバイスは、通知イベントの間に、通知が該少なくとも１つのイニシエータに送信される通知イベントを処理し、そしてイベントに基づいて動作を実行し、それによって、イニシエータとＳＡＴＡデバイスとの間の通信の容易さを促進する。
（もっと読む）

【課題】 リクエストが圧縮された演算器の数や圧縮のパターン数が多い場合でも圧縮情報のビット数を小さくすることが可能なデータ転送方法を提供する。
【解決手段】 番号が連続する複数の演算器からのメモリリクエストが一のメモリポートに競合する場合には、これら複数のメモリリクエストを１つに圧縮する。この際、演算器番号情報とメモリアドレス特定用情報とを含む圧縮情報を生成する。演算器番号情報は、圧縮される複数のメモリリクエストの発行元である複数の演算器のうち特定の演算器の番号を示す情報である。メモリアドレス特定用情報は、前記一のメモリポートに含まれるメモリアドレスのうち何れのメモリアドレスに対するリクエストを圧縮したのかを示す情報である。リプライが前記一のメモリポートから戻ってくると、該リプライを圧縮情報に基づいてリクエスト発行元の演算器に分配する。 （もっと読む）

【課題】周辺デバイスからプロセッサのメモリへのアクセスにおいて、効率向上を図る。
【解決手段】プロセッサユニットと周辺デバイスを接続するブリッジ２０の下流ポート２２は、周辺デバイスとの間に提供されるバーチャルチャネルであって、周辺デバイスがそのいずれかを利用してプロセッサユニットのメモリにアクセスするための複数の下流チャネルのいずれかを介して、周辺デバイスからのアクセスを受け付ける。中継部２４は、このアクセスを、プロセッサユニットによりサポートされる複数のバーチャルチャネルであって、各チャネルについてメモリへアクセスする際に使用可能なメモリ帯域がそれぞれ割り当てられた上流チャネルへ中継する。その際、下流チャネルの識別子と上流チャネルの識別子とを対応付けて記憶したテーブルを参照して、周辺デバイスからのアクセスに応じて、該周辺デバイスが用いる下流チャネルに対応する上流チャネルを割り当てる。 （もっと読む）

【課題】スループットを低下させることなく高周波動作が可能なクロスバースイッチを提供する。
【解決手段】ポート入力部２００は、ノード１００からの２つのフリットを第１のレジスタ０１４と第２のレジスタ３００とに格納し、２つの調停要求信号を生成する。また、いずれかの要求先への第１の調停要求信号があるか否かを通知するための第１の通知信号３３５を生成する。レジスタ３２２、３２３を備えた調停部は、複数のポート入力部からの２つの調停要求信号および第１の通知信号３３５と、第２の通知信号４０５〜４０６とに基づき調停回路３２０にて調停を行う。ポート入力部２００は、調停結果信号に従って第１のレジスタ３０１からフリットを出力する。ポート出力部２１０は、調停結果信号に従って、いずれかのポート入力部の第１のレジスタ３０１から出力されたフリットをノード１００に順次出力する。 （もっと読む）

【課題】複数のバス間での情報転送のために改善されたシステムを提供する。
【解決手段】ホストコンピュータによりアクセスできるブリッジであって、第一バス１０から第二バス１２にアクセスを拡張できる。結合システムは、第一と第二のインターフェイスとともにリンク４０，４６をもつ。第一インターフェイス１４は第一バスとリンクとの間に結合される。第二インターフェイス１６は第二バスとリンクとの間に結合される。第一インターフェイスと第二インターフェイスは、次のように動作する。（ａ）第一バスと第二バスフォーマットと異なるフォーマットのリンクを介して情報をシリアルに出力する、（ｂ）第一バスを介して通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの一つもしくは二つの該第二バスのバスコンパチブル装置を独立にアドレスすることを可能にする。 （もっと読む）

【課題】 リンク調整に起因するデータ転送効率の低下を抑制することができるデータ転送システムを提供する。
【解決手段】 タイマカウンタ５２の値が”０”になった場合には、リンク調整検出回路５４は、そのことを検出して、リンク調整中フラグレジスタ５５に”１”をセットする。すなわち、リンク調整を指示する。リンク切断判定回路６２は、エラー発生数に応じてタイマ設定値選択回路５０が扱うタイマ設定値を調整するための信号を生成して、タイマ設定値選択回路５０に出力する。以後、タイマ設定値選択回路５０は、リンク切断判定回路６２が出力した信号が示すタイマ設定値を選択する。 （もっと読む）

【課題】例えばＰＣＩ Ｅｘｐｒｅｓｓ等におけるポートアービトレーション制御の設定を使用目的等に応じて任意に行うことを可能とした情報処理装置を提供する。
【解決手段】システムコントローラ１３のポートアービトレーション１００は、複数のポート１０１に接続されたＰＣＩ Ｅｘｐｒｅｓｓデバイスのデータ転送をレジスタ１０２の内容に応じて調停する。ＢＩＯＳ−ＲＯＭ１８には、各ＰＣＩ Ｅｘｐｒｅｓｓデバイス毎にそのデバイスを優先すべくレジスタ１０２を設定するためのポートアービトレーションテーブル群が格納されており、このＢＩＯＳ−ＲＯＭ１８に格納されてＣＰＵ１１により実行されるシステムＢＩＯＳは、ユーザの選択に基づき、複数のポートアービトレーションテーブル群からいずれかのポートアービトレーションテーブルを選択し、ユーザが選択したＰＣＩ Ｅｘｐｒｅｓｓデバイスが優先されるようにレジスタ１０２の設定を行う。 （もっと読む）

【課題】 データ転送の効率が高められるとともにデータ転送の時間の短縮化が図られたデバイスを提供する。
【解決手段】 リング接続型バス２０で接続されたマスタ１＿１，１＿２，１＿３，１＿４およびスレーブ２＿１，２＿２，２＿３，２＿４と、それらマスタ１＿１，１＿２，１＿３，１＿４およびスレーブ２＿１，２＿２，２＿３，２＿４にダイレクトバス３０で接続されたマスタポート１＿１ａ，１＿２ａ，１＿３ａ，１＿４ａ，スレーブ２＿１，２＿２，２＿３，２＿４を有する制御部１０を備えた。 （もっと読む）

【課題】１または複数のＮＩＣポートによって送受信されるパケットを、ＰＣＩバス上で高速にかつ効率よくＤＭＡ転送を行なうバス転送装置を得ること。
【解決手段】ＤＭＡフレーマ１１２が、パケットバッファ１１３に一時保持されたパケットにこのパケットを扱うＮＩＣポート１２０〜１２ｎを識別するためのデータ長を含むフレーム情報を付加したＤＭＡフレームをＤＭＡ転送するとともに、ＰＣＩバス１０４を介してＤＭＡ転送されたＮＩＣポート１２０〜１２ｎへのパケットを含むＤＭＡフレームからパケットを抽出してＮＩＣポート１２０〜１２ｎに送信し、ＤＭＡ転送が終了した際に、割り込み要因提示装置１１４が、ＰＣＩバスインタフェース１１１がアサートにした割り込み信号の割り込み要因を提示する。 （もっと読む）

【課題】 少ないＦＩＦＯの構成でスループットの低下を防ぐことを可能としたオンチップバスシステムを提供する。
【解決手段】 第１のスレーブデバイス１２Ａから出力されるリードデータを保持する第１のＦＩＦＯ１４１Ａがフル状態となったとき、第２のスレーブデバイス１２Ｂから出力されるリードデータを保持する第２のＦＩＦＯ１４１Ｂの空き状況を確認して、フル状態でなければ該第２のＦＩＦＯ１４１Ｂにリードデータを書き込み、第１のＦＩＦＯ１４１Ａを迂回するように制御回路１４２Ａが制御する。 （もっと読む）

【課題】 複数の出力装置から入力される信号に対応する応答信号を、適切な順序で適切な出力装置へ返信することが可能な転送制御装置、該転送制御装置を利用した転送制御システム及び前記転送制御装置を備えた信号処理装置を提供する。
【解決手段】 命令入出力部１１，１２から命令信号が入力された場合、命令制御部１４は命令信号に命令番号を割り当て、割り当てた命令番号をこの命令信号が入力された命令入出力部１１，１２に対応させて命令番号格納部１５に記憶させ、命令信号と命令番号とを応答入出力部１３から出力する。応答入出力部１３から応答信号が入力された場合、応答制御部１６は応答信号を命令番号に対応させて応答格納部１７に記憶させ、命令番号格納部１５の命令番号欄の１番目の命令番号に対応する応答信号が応答格納部１７に格納された場合、この応答信号を対応する命令入出力部１１，１２を介してＰＣ２１，２２へ送信する。 （もっと読む）

【課題】デッドロックを回避でき、各種の優先順位方式による調停を実現できるインタフェース回路を容易に設計すること。
【解決手段】複数のバスとの間のインタフェース回路であるハブ１についての論理表現を作成するインタフェース回路生成装置において、複数のバスの各々に対応したポートをグループとして定義する定義ファイルを備えており、定義ファイルを用い、一のバスに対応したグループから他のバスに対応したグループへのアクセスが同時に発生した場合に優先順位の低いグループのアクセス要求についてはリトライを返信する回路の論理表現を作成するものである。 （もっと読む）

【課題】スループットを向上させることを課題とする。
【解決手段】クロスバ１００は、入力ポートＡ、入力ポートＢ、入力ポートＣおよび入力ポートＤそれぞれに、データ転送先が「宛先Ｗ」および「宛先Ｙ」であるデータパケットをキューイングする入力キューおよびデータ転送先が「宛先Ｘ」および「宛先Ｚ」であるデータパケットをキューイングする入力キューを多段に配設した入力キュー群と、入力ポートに入力されたデータパケットのデータ転送先（すなわち、「宛先Ｗ」および「宛先Ｙ」、或いは「宛先Ｘ」および「宛先Ｚ」）に応じて当該データパケットを入力キュー群に振り分ける振分処理部１１０とを備える。 （もっと読む）