プロセッサーシステム
【課題】各デバイス間の通信を効率よく中継する。
【解決手段】マスターデバイス40とそれに対するスレーブデバイスとしての第1のスレーブデバイス50とを接続してデバイス間の通信を中継するクロスバースイッチ45と、マスターデバイス40および第1のスレーブデバイス50に対するスレーブデバイスとしての第2のスレーブデバイス60と第1のスレーブデバイス50とを接続してデバイス間の通信を中継する多段ブリッジ55とを備えて、クロスバースイッチ45と多段ブリッジ55との接続を介してマスターデバイス40と第2のスレーブデバイス60とを接続してデバイス間の通信を中継するから(経路(3))、各デバイス間の通信において通信対象となるデバイス以外のデバイスを経由する必要がなく、各デバイス間の通信を効率よく中継することができる。
【解決手段】マスターデバイス40とそれに対するスレーブデバイスとしての第1のスレーブデバイス50とを接続してデバイス間の通信を中継するクロスバースイッチ45と、マスターデバイス40および第1のスレーブデバイス50に対するスレーブデバイスとしての第2のスレーブデバイス60と第1のスレーブデバイス50とを接続してデバイス間の通信を中継する多段ブリッジ55とを備えて、クロスバースイッチ45と多段ブリッジ55との接続を介してマスターデバイス40と第2のスレーブデバイス60とを接続してデバイス間の通信を中継するから(経路(3))、各デバイス間の通信において通信対象となるデバイス以外のデバイスを経由する必要がなく、各デバイス間の通信を効率よく中継することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のデバイスからなるプロセッサーシステムに関する。
【背景技術】
【0002】
従来より、この種のプロセッサーシステムとしては、プロセッサーやメモリーコントローラー,I/Oインターフェースなどの複数のデバイスを備え、各デバイスをループ状の通信経路により接続するものが提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2007−122576号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述したようなシステムにおいては、ループ状に接続された複数のデバイスを順に経由しながら情報を転送するため、経由するデバイスの数によっては転送効率が低下して通信速度が遅くなる場合がある。近年、この種のプロセッサーシステムにおいては、搭載される機器の多機能化などに伴って、デバイスの積載数が増加する傾向にあるため、そのような通信速度の問題が顕在化するおそれがある。
【0005】
本発明のプロセッサーシステムは、各デバイス間の通信を効率よく中継することを主目的とする。
【課題を解決するための手段】
【0006】
本発明のプロセッサーシステムは、上述の主目的を達成するために以下の手段を採った。
【0007】
本発明のプロセッサーシステムは、
複数のデバイスからなるプロセッサーシステムであって、
マスターデバイスとしての第1のデバイスと、
前記第1のデバイスに対するスレーブデバイスとしての複数の第2のデバイスと、
前記第1のデバイスおよび前記第2のデバイスに対するスレーブデバイスとしての第3のデバイスと、
前記第1のデバイスと前記第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、
前記第2のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段と
を備え、
前記第1の中継手段と前記第2の中継手段との接続を介して前記第1のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする。
【0008】
この本発明のプロセッサーシステムでは、マスターデバイスとしての第1のデバイスとその第1のデバイスに対するスレーブデバイスとしての第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、第2のデバイスと第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段とを備えて、第1の中継手段と第2の中継手段との接続を介して第1のデバイスと第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする。これにより、各デバイス間の通信において、通信対象となるデバイス以外のデバイスを経由する必要がないから、各デバイス間の通信を効率よく中継することができる。
【0009】
第3のデバイスとして1つのスレーブデバイスを備える本発明のプロセッサーシステムにおいて、前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、前記第2の中継手段は、外部ポートと内部ポートとが形成された第2の中継器を2つ有し、該2つの第2の中継器を一方の中継器の前記外部ポートを介して前記第2のデバイスに接続すると共に他方の中継器の前記外部ポートを介して前記第3のデバイスに接続し且つ前記内部ポートを介して互いに接続する手段であり、前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第2の中継器のうち前記他方の中継器の外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなるものとすることもできる。こうすれば、第2の中継手段の各中継器における調停の負担を分散させることができるから、第1のデバイスと第3のデバイスとの通信や第2のデバイスと第3のデバイスとの通信をより効率よく中継することができる。
【0010】
また、第3のデバイスとして1つのスレーブデバイスを備える本発明のプロセッサーシステムにおいて、前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、前記第2の中継手段は、複数の外部ポートが形成された第3の中継器を1つ有し、該外部ポートを前記第3のデバイスと前記第2のデバイスとにそれぞれ接続する手段であり、前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第3の中継器の複数の外部ポートのうち1つの外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなるものとすることもできる。こうすれば、第2の中継手段を簡易な構成とすることができる。
【0011】
そして、印刷機構により印刷を行なう印刷装置に搭載されてなる本発明のプロセッサーシステムにおいて、前記第1のデバイスは、メインコントローラーを含むデバイスであり、前記第2のデバイスは、前記メインコントローラーからの制御信号を受けて前記印刷機構を制御する印刷機構コントローラーを含むデバイスであり、前記第3のデバイスは、前記メインコントローラーからの制御信号を受けて印刷用のデータが記憶されるメモリーにアクセスするメモリーコントローラーを含むデバイスであるものとすることもできる。
【図面の簡単な説明】
【0012】
【図1】プリンター10の構成の概略を示す構成図。
【図2】プロセッサーシステム20の概略の接続関係図。
【図3】ワイドタイプパケットの一例を示す説明図。
【図4】ナロータイプパケットの一例を示す説明図。
【図5】ライトトランザクション処理のタイミングチャートの一例を示す説明図。
【図6】リードトランザクション処理のタイミングチャートの一例を示す説明図。
【図7】T−ブリッジ47とI−ブリッジ49の構成の概略を示す構成図。
【図8】前段ブリッジ57と後段ブリッジ59の構成の概略を示す構成図。
【図9】通信経路の一例を示す説明図。
【図10】変形例のプロセッサーシステム20aの概略の接続関係図。
【発明を実施するための形態】
【0013】
次に、本発明の実施の形態を図面を用いて説明する。図1は、本発明の一実施形態であるプロセッサーシステム20を備えるプリンター10の構成の概略を示す構成図であり、図2は、プロセッサーシステム20の概略の接続関係図である。本実施形態のプリンター10は、各種制御を司るプロセッサーシステム20と、用紙Sへインクを吐出することにより画像を印刷する印刷機構29と、原稿に光を照射することにより原稿上の画像を読み取るスキャナー機構31と、外部機器との間で情報の入出力を行なう通信インターフェース(I/F)33と、一時的にデータを記憶するメモリー35と、各種プログラムを記憶したROM36と、ユーザーに各種情報を表示したりユーザーが各種操作を行なったりする操作部37とを備える。
【0014】
プロセッサーシステム20は、複数のデバイス(プロセッサー)を図示しない基板上に集積化したものであり、中央演算処理装置としてプリンター10の主制御を司るCPU24と、各デバイスとメモリー35との間のデータのやり取りをCPU24を介さずに制御するダイレクトメモリーアクセス(DMA)コントローラー26と、印刷機構29を制御する印刷制御部28と、スキャナー機構31を制御するスキャナー制御部30と、通信I/F33を介して外部機器とのデータのやり取りなどのネットワークに関する制御を行なうネットワークコントローラー32と、メモリー35に対するデータの書き込みや読み出しを制御するメモリーコントローラー34とを備え、これらはバス22を介して電気的に接続されている。CPU24は、操作部37に表示信号を出力したり、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32に各種制御指令であるリクエストを出力したりする。また、CPU24は、操作部37からの操作信号を入力したり、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32からの各種の制御信号に対する応答であるレスポンスを入力したりする。なお、DMAコントローラー26の制御によりCPU24を介さずにメモリー35(メモリーコントローラー34)にアクセス可能なデバイスとしては、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32が該当する。
【0015】
ここで、プロセッサーシステム20の各デバイスの接続関係について図2に基づいて説明する。なお、図2では、他のデバイスに対してマスターとして機能するCPU24やDMAコントローラー26をマスターデバイス40(Master0,1)とし、マスターデバイス40に対してスレーブとして機能すると共にメモリーコントローラー34に対してマスターとして機能する印刷制御部28やスキャナー制御部30,ネットワークコントローラー32を第1のスレーブデバイス50(Slave0,1,2)とし、マスターデバイス40と第1のスレーブデバイス50に対してスレーブとして機能するメモリーコントローラー34を第2のスレーブデバイス60(Slave3)として図示した。
【0016】
このプロセッサーシステム20においては、図2に示すように、マスターデバイス40側と第1のスレーブデバイス50側とを接続するクロスバースイッチ45と、クロスバースイッチ45を介してマスターデバイス40側と第2のスレーブデバイス60側とを接続すると共に第1のスレーブデバイス50側と第2のスレーブデバイス60側とを接続する多段ブリッジ55とを用いて、各デバイスを接続している。なお、これらのクロスバースイッチ45や多段ブリッジ55などがバス22を構成している。また、図示するように、マスターデバイス40とクロスバースイッチ45との間にはプロトコルブリッジ72(P−Bm0,P−Bm1)が設けられ、クロスバースイッチ45と第1のスレーブデバイス50との間にはプロトコルブリッジ74(P−Bs0,P−Bs1,P−Bs2)が設けられ、第1のスレーブデバイス50と多段ブリッジ55との間にはプロトコルブリッジ76(P−Bs3,P−Bs4,P−Bs5)が設けられ、多段ブリッジ55と第2のスレーブデバイス60との間にはプロトコルブリッジ78(P−Bs6)が設けられている。これらの各プロトコルブリッジは、デバイス毎のプロトコルの違いを共通のパケットに変換してクロスバースイッチ45や多段ブリッジ55に転送したり、共通のパケットをデバイス毎のプロトコルに変換して各デバイスに転送したりする。
【0017】
ここで、クロスバースイッチ45や多段ブリッジ55で用いられるパケットについて説明する。本実施形態では、目的によりパケットタイプを使い分けることが可能となっており、データ転送用には73ビットや80ビットなどのワイドタイプのパケットが用いられ、レジスター設定用には32ビットや48ビットなどのナロータイプのパケットが用いられている。図3は、ワイドタイプパケットの一例を示す説明図であり、図4は、ナロータイプパケットの一例を示す説明図である。図示するように、リクエスト用のリクエストパケットコマンド(図3(a),図4(a))やリクエストパケットデータ(図3(b),図4(b))、レスポンス用のレスポンスデータ(図3(c),図4(c))がある。リクエストパケットコマンドには、リードまたはライトなどのコマンド種別を示すコマンドコード(C)やデータアクセスサイズ(Dsize)、トランザクションの識別情報を示すトランザクションID(TID)、リクエストの出力元のマスターデバイス40などの識別情報を示すSID(SourceID)、アドレスフィールド(Address)、バースト長(Bsize)などの情報が含まれている。また、リクエストパケットデータには、ライトデータフィールド(Write data)などの情報が含まれており、レスポンスデータには、リードデータフィールド(Read data)やレスポンスのエラーの有無(Res)、TID、SIDなどの情報が含まれている。なお、このようなパケットを用いたライトトランザクション処理のタイミングチャートの一例を図5に示し、リードトランザクション処理のタイミングチャートの一例を図6に示す。図示するように、バスクロック(Clock)やリクエスト制御信号(Request valid/Request header/Request ready),リクエストデータ(Request bus),リクエスト制御フラグ(Last write flag),レスポンス制御信号(Response valid/Response ready),レスポンスデータ(Response bus),レスポンス制御フラグ(Last read frag)からなる。これらの各信号は、バスクロックに同期しており、受信側の出力するReady信号がアクティブで且つ送信側の出力するValid信号がアクティブであるときに、バスクロックの立ち上がりでデータバスの内容が伝送される。なお、リクエスト制御フラグは、上述したリクエストパケットデータのLフィールド(図3参照)の値を示し、レスポンス制御フラグは、上述したレスポンスデータのLフィールドの値を示す。また、図中の(T)は後述するターゲットブリッジを示し、図中の(I)は後述するイニシエーターブリッジを示す。
【0018】
クロスバースイッチ45は、マスターデバイス40側からのリクエストの分配および第1のスレーブデバイス50側や第2のスレーブデバイス60側からのレスポンスの収集を行なうターゲットブリッジ(Target-Bridge,以下Tブリッジとする)47(T−B0,1)と、リクエストの調停やレスポンスの分配を行なうイニシエーターブリッジ(Initiator-Bridge、以下Iブリッジとする)49(I−B0,1,2,3)とを備える。Tブリッジ47のうち、T−B0はP−Bm0を介してMaster0に接続され、T−B1はP−Bm1を介してMaster1に接続されている。また、Iブリッジ49のうち、I−B0はP−Bs0を介してSlave0に接続され、I−B1はP−Bs1を介してSlave1に接続され、I−B2はP−Bs2を介してSlave2に接続され、I−B3は多段スイッチ55に接続されている。また、T−B0とI−B0〜I−B3、T−B1とI−B0〜I−B3がそれぞれ接続されている。このTブリッジ47とIブリッジ49の構成の概略を図7に示す。図7(a)はTブリッジ47を示し、図7(b)はIブリッジ49を示す。
【0019】
Tブリッジ47の各T−Bには、プロトコルブリッジ72を介してクロスバースイッチ45外のマスターデバイス40に接続される1つの第1入力ポート47aおよび1つの第1出力ポート47bと、クロスバースイッチ45内のIブリッジ49に接続される複数の第2入力ポート47cおよび複数の第2出力ポート47dとが形成されている。また、第2出力ポート47dや第1出力ポート47bには、バッファーとしてのFIFO47eが設けられている。このTブリッジ47は、第1入力ポート47aにマスターデバイス40側からのリクエストが入力されると、アドレスデコードによりパケット内のアドレスを読み出してリクエスト先のデバイス(第1のスレーブデバイス50や第2のスレーブデバイス60)を判定すると共に判定したリクエスト先のデバイスに繋がるIブリッジ49(I−B0〜3のいずれか)を図示しないアドレスマップを参照して選択し、選択したIブリッジ49に接続された第2出力ポート47dからリクエストを送信する。また、第2入力ポート47cにIブリッジ49(第1のスレーブデバイス50側や第2のスレーブデバイス60側)からのレスポンスが入力されると、いわゆるラウンドロビンにより受け取った順に第1出力ポート47bからマスターデバイス40側にレスポンスを送信する。
【0020】
Iブリッジ49の各I−Bには、プロトコルブリッジ74を介してクロスバースイッチ45外の第1のスレーブデバイス50に接続されたり外部の多段ブリッジ55(第2のスレーブデバイス60側)に接続されたりする1つの第1入力ポート49aおよび1つの第1出力ポート49bと、クロスバースイッチ45内のTブリッジ47の第2出力ポート47dに接続される複数の第2入力ポート49cと、Tブリッジ47の第2入力ポート47cに接続される複数の第2出力ポート49dとが形成されている。また、第1出力ポート49bや第2出力ポート49dの各ポートには、バッファーとしてのFIFO49eが設けられている。このIブリッジ49は、第2入力ポート49cにTブリッジ47(マスターデバイス40側)からのリクエストが入力されると、第1出力ポート49bから第1のスレーブデバイス50側や多段ブリッジ55(第2のスレーブデバイス60側)にリクエストを送信する。また、このIブリッジ49は、複数のリクエストを受け付け可能に構成されており、リクエストが重複した場合には、優先順位付けに従って調停を行ない、その調停結果に従って順にFIFO49eに格納する。調停の方法としては、例えば、第2入力ポート49c毎に図示しないカウンターをそれぞれ設けておき、各カウンター値に応じた優先順位付けに従って調停を行なうものとすることができる。その場合、予めMaster0,1の優先度に応じて各カウンター値の初期値を設定しておき、カウンター値が高い第2入力ポート49cに入力されたリクエストを優先して調停を行ない、調停を行なう度にリクエストを優先した第2入力ポート49cのカウンター値を値1ずつ減じていき値0になったカウンター値をリセットするものなどとしてもよい。また、Iブリッジ49は、第1入力ポート49aに第1のスレーブデバイス50側や多段ブリッジ55(第2のスレーブデバイス60側)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先のマスターデバイス40に繋がるTブリッジ47を選択し、選択したTブリッジ47に接続されている第2出力ポート49dからレスポンスを送信する。
【0021】
多段ブリッジ55は、第1のスレーブデバイス50側に設けられた前段ブリッジ57と第2のスレーブデバイス60側に設けられた後段ブリッジ59との2段のブリッジを備える。前段ブリッジ57は、Iブリッジ49の各I−Bと同様に構成されたI−B4からなり、P−Bs3を介してSlave0に、P−Bs4を介してSlave1に、P−Bs5を介してSlave2にそれぞれ接続され、また、後段ブリッジ59に接続されている。一方、後段ブリッジ59は、Iブリッジ49の各I−Bと同様に構成されたI−B5からなり、I−B4に接続されると共にクロスバースイッチ45のI−B3に接続され、また、P−Bs6を介してSlave3に接続されている。この前段ブリッジ57と後段ブリッジ59の構成の概略を図8に示す。図8(a)は前段ブリッジ57を示し、図8(b)は後段ブリッジ59を示す。
【0022】
前段ブリッジ57のI−B4には、多段ブリッジ55内のI−B5に接続される1つの第1入力ポート57aおよび1つの第1出力ポート57bと、プロトコルブリッジ76を介して多段ブリッジ55外の第1のスレーブデバイス50に接続される複数の第2入力ポート57cおよび複数の第2出力ポート57dとが形成されている。また、第1出力ポート57bや第2出力ポート57dの各ポートには、バッファーとしてのFIFO57eが設けられている。この前段ブリッジ57は、第2入力ポート57cに第1のスレーブデバイス50側からのリクエストが入力されると、上述したIブリッジ49と同様な調停を行なって第1出力ポート57bからI−B5にリクエストを送信する。また、第1入力ポート57aにI−B5(第2のスレーブデバイス60側)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先の第1のスレーブデバイス50に繋がる第2出力ポート57dを選択してレスポンスを送信する。
【0023】
後段ブリッジ59には、プロトコルブリッジ78を介して多段ブリッジ55外のSlave3に接続される1つの第1入力ポート59aおよび1つの第1出力ポート59bと、I−B3やI−B4に接続される複数の第2入力ポート59c(59c1,59c2)および複数の第2出力ポート59d(59d1,59d2)とが形成されている。なお、第2入力ポート59c1および第2出力ポート59d1が多段ブリッジ55外のI−B3に繋がっており、第2入力ポート59c2および第2出力ポート59d2が多段ブリッジ55内のI−B4に繋がっている。また、第1出力ポート59bや第2出力ポート59dの各ポートには、バッファーとしてのFIFO59eが設けられている。この後段ブリッジ59は、第2入力ポート59cに第1のスレーブデバイス50側やマスターデバイス40側からのリクエストが入力されると、上述したIブリッジ49と同様な調停を行なって第1出力ポート59bから第2のスレーブデバイス60(Slave3)にリクエストを送信する。また、第1入力ポート59aに第2のスレーブデバイス60(Slave3)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先の第1のスレーブデバイス50やマスターデバイス40に繋がる第2出力ポート59dを選択してレスポンスを送信する。ここで、多段ブリッジ55は、I−B4とI−B5とを備えており、I−B4がSlave0,1,2とI−B5とのそれぞれの中継の調停を行なえばよく、I−B5がSlave3(P−Bs6)とI−B3またはI−B4との中継の調停を行なえばよいため、調停の負担を分散させることができる。
【0024】
次に、こうして構成された本実施形態のプロセッサーシステム20の通信経路について、特に各デバイス間の通信経路について説明する。図9は、通信経路の一例を示す説明図である。図9中の経路(1)は、マスターデバイス40と第1のスレーブデバイス50との通信経路の一例として、Master0とSlave1との通信経路を示す。図示するように、Master0からP−Bm0,T−B0,I−B1,P−Bs1を順に介してSlave1に繋がる経路となる。また、図9中の経路(2)は、第1のスレーブデバイス50と第2のスレーブデバイス60との通信経路の一例として、Slave0とSlave3との通信経路を示す。図示するように、Slave0からP−Bs3,I−B4,I−B5,P−Bs6を順に介してSlave3に繋がる経路となる。そして、図9中の経路(3)は、マスターデバイス40と第2のスレーブデバイス60との通信経路の一例として、Master0とSlave3との通信経路を示す。図示するように、Master0からP−Bm0,T−B0,I−B3,I−B5,P−Bs6を順に介してSlave3に繋がる経路となる。このように各デバイス間の通信経路において通信対象となるデバイス以外の他のデバイスを経由することがないため、各デバイス間の通信を効率よく中継することができる。特に、マスターデバイス40と第2のスレーブデバイス60とは第1のスレーブデバイス50を挟んで配置されているが、第1のスレーブデバイス50を介在させて通信する必要がないため効率のよい中継を行なうことができる。また、上述したように、多段ブリッジ55は、I−B4とI−B5とを備えて調停の負担を分散させるから、マスターデバイス40と第2のスレーブデバイス60との通信や第1のスレーブデバイス50と第2のスレーブデバイス60との通信をより効率のよいものとすることができる。クロスバースイッチ45のI−B3と多段ブリッジ55のI−B5とを接続することによりマスターデバイス40と第2のスレーブデバイス60との通信経路を形成するのはこうした理由による。
【0025】
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のCPU24やDMAコントローラー26としてのマスターデバイス40(Master0,1)が本発明の「第1のデバイス」に相当し、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32としての第1のスレーブデバイス50(Slave0,1,2)が「第2のデバイス」に相当し、メモリーコントローラー34としての第2のスレーブデバイス60(Slave3)が「第3のデバイス」に相当し、クロスバースイッチ45が「第1の中継手段」に相当し、多段ブリッジ55が「第2の中継手段」に相当する。また、クロスバースイッチ45のTブリッジ47のT−B0,1とIブリッジ49のI−B0,1,2,3とが「第1の中継器」に相当し、多段ブリッジ55の前段ブリッジ57のI−B4と後段ブリッジ59のI−B5とが「第2の中継器」に相当する。なお、I−B4が第2の中継器のうちの一方の中継器にI−B5が他方の中継器にそれぞれ相当する。そして、Tブリッジ47の各T−Bの第1入力ポート47aや第1出力ポート47bおよびIブリッジ49の各I−Bの第1入力ポート49aや第1出力ポート49bが第1の中継器の「外部ポート」に相当し、Tブリッジ47の各T−Bの第2入力ポート47cや第2出力ポート47dおよびIブリッジ49の各I−Bの第2入力ポート49cや第2出力ポート49dが第1の中継器の「内部ポート」に相当する。また、前段ブリッジ57のI−B4の第2入力ポート57cや第2出力ポート57dおよび後段ブリッジ59のI−B5の第1入力ポート59aや第1出力ポート59b,第2入力ポート59c1,第2出力ポート59d1が第2の中継器の「外部ポート」に相当し、前段ブリッジ57のI−B4の第1入力ポート57aや第1出力ポート57bおよび後段ブリッジ59のI−B5の第2入力ポート59c2や第2出力ポート59d2が第2の中継器の「内部ポート」に相当する。
【0026】
以上詳述した本実施形態のプロセッサーシステム20によれば、マスターデバイス40とそれに対するスレーブデバイスとしての第1のスレーブデバイス50とを接続してデバイス間の通信を中継するクロスバースイッチ45と、マスターデバイス40および第1のスレーブデバイス50に対するスレーブデバイスとしての第2のスレーブデバイス60と第1のスレーブデバイス50とを接続してデバイス間の通信を中継する多段ブリッジ55とを備えて、クロスバースイッチ45と多段ブリッジ55との接続を介してマスターデバイス40と第2のスレーブデバイス60とを接続してデバイス間の通信を中継するから、各デバイス間の通信において通信対象となるデバイス以外のデバイスを経由する必要がなく、各デバイス間の通信を効率よく中継することができる。また、多段ブリッジ55を前段ブリッジ57と後段ブリッジ59との2段のブリッジを備える構成として調停の負担を分散させるものとしたから、マスターデバイス40と第2のスレーブデバイス60との通信や第1のスレーブデバイス50と第2のスレーブデバイス60との通信をより効率のよいものとすることができる。
【0027】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【0028】
上述した実施形態では、多段ブリッジ55を前段ブリッジ57(I−B4)と後段ブリッジ59(I−B5)との2段構成としたが、これに限られず、前段ブリッジ57(I−B4)を備えずに後段ブリッジ59(I−B5)の1段構成としてもよいし、3段以上の複数段の構成としてもよい。1段構成とした場合の変形例のプロセッサーシステム20aの概略の接続関係図を図10に示す。この場合、図示するように、プロトコルブリッジ76(P−Bs3,4,5)を直接I−B5に接続するよう多段ブリッジ55aを構成するものとすればよい。
【0029】
上述した実施形態では、マスターデバイス40として2つのMaster0,1を備えるものとしたが、これに限られるものではなく、1つのMasterを備えるものとしてもよいし3以上の複数のMasterを備えるものとしてもよい。同様に、第1のスレーブデバイス50として3つのSlave0,1,2を備えるものとしたが2以上の複数であればいくつのSlaveを備えるものとしてもよく、第2のスレーブデバイスとして1つのSlave3を備えるものとしたが2以上の複数のSlaveを備えるものとしてもよい。
【0030】
上述した実施形態では、クロスバースイッチ45において、Tブリッジ47の各T−BとIブリッジ49の各I−Bとをそれぞれ接続してマスターデバイス40の各デバイスと第1のスレーブデバイス50の各デバイスとを相互に接続するものとしたが、これに限られず、Tブリッジ47のT−Bの一部とIブリッジ49のI−Bの一部とを非接続として各デバイス間の一部を非接続とするものとしてもよい。例えば、プリンター10が、第1のスレーブデバイス50の1つとして、赤外線通信ポートを介して携帯電話などの赤外線通信機器からのデータの受信を行うIrDAコントローラーを備えるものを考える。その場合、IrDAコントローラー(Slave)とDMAコントローラー26との間で通信を行なわない構成とすることができるため、IrDAコントローラー(Slave)に繋がるI−BとDMAコントローラー26(Master1)に繋がるT−B1とを非接続とすることができる。こうすれば、接続に必要となる配線数やT−B,I−Bの各ポート数を減らすことができる。
【0031】
上述した実施形態では、プロセッサーシステム20がプリンター10に搭載されるものとして説明したが、これに限られず、複数のプロセッサーデバイスにより処理を行なう機器であれば如何なる機器でもよく、例えば、パーソナルコンピューターの周辺機器やゲーム機器などに搭載するものとしてもよい。
【符号の説明】
【0032】
10 プリンター、20,20a プロセッサーシステム、22 バス、24 CPU、26 ダイレクトメモリーアクセス(DMA)コントローラー、28 印刷制御部、29 印刷機構、30 スキャナー制御部、31 スキャナー機構、32 ネットワークコントローラー、33 通信インターフェース(I/F)、34 メモリーコントローラー、35 メモリー、36 ROM、37 操作部、40 マスターデバイス(Master0,1)、45 クロスバースイッチ、47 ターゲットブリッジ(Tブリッジ,T−B0,1)、47a 第1入力ポート、47b 第1出力ポート、47c 第2入力ポート、47d 第2出力ポート、47e FIFO、49 イニシエーターブリッジ(Iブリッジ,I−B0,1,2,3)、49a 第1入力ポート、49b 第1出力ポート、49c 第2入力ポート、49d 第2出力ポート、49e FIFO、50 第1のスレーブデバイス(Slave0,1,2)、55,55a 多段ブリッジ、57 前段ブリッジ(I−B4)、57a 第1入力ポート、57b 第1出力ポート、57c 第2入力ポート、57d 第2出力ポート、57e FIFO、59 後段ブリッジ(I−B5)、59a 第1入力ポート、59b 第1出力ポート、59c,59c1,59c2 第2入力ポート、59d,59d1,59d2 第2出力ポート、59e FIFO、60 第2のスレーブデバイス(Slave3)、72 プロトコルブリッジ(P−Bm0,1)、74,76,78 プロトコルブリッジ(P−Bs0,1,2,3,4,5,6)、S 用紙。
【技術分野】
【0001】
本発明は、複数のデバイスからなるプロセッサーシステムに関する。
【背景技術】
【0002】
従来より、この種のプロセッサーシステムとしては、プロセッサーやメモリーコントローラー,I/Oインターフェースなどの複数のデバイスを備え、各デバイスをループ状の通信経路により接続するものが提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2007−122576号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述したようなシステムにおいては、ループ状に接続された複数のデバイスを順に経由しながら情報を転送するため、経由するデバイスの数によっては転送効率が低下して通信速度が遅くなる場合がある。近年、この種のプロセッサーシステムにおいては、搭載される機器の多機能化などに伴って、デバイスの積載数が増加する傾向にあるため、そのような通信速度の問題が顕在化するおそれがある。
【0005】
本発明のプロセッサーシステムは、各デバイス間の通信を効率よく中継することを主目的とする。
【課題を解決するための手段】
【0006】
本発明のプロセッサーシステムは、上述の主目的を達成するために以下の手段を採った。
【0007】
本発明のプロセッサーシステムは、
複数のデバイスからなるプロセッサーシステムであって、
マスターデバイスとしての第1のデバイスと、
前記第1のデバイスに対するスレーブデバイスとしての複数の第2のデバイスと、
前記第1のデバイスおよび前記第2のデバイスに対するスレーブデバイスとしての第3のデバイスと、
前記第1のデバイスと前記第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、
前記第2のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段と
を備え、
前記第1の中継手段と前記第2の中継手段との接続を介して前記第1のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする。
【0008】
この本発明のプロセッサーシステムでは、マスターデバイスとしての第1のデバイスとその第1のデバイスに対するスレーブデバイスとしての第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、第2のデバイスと第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段とを備えて、第1の中継手段と第2の中継手段との接続を介して第1のデバイスと第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする。これにより、各デバイス間の通信において、通信対象となるデバイス以外のデバイスを経由する必要がないから、各デバイス間の通信を効率よく中継することができる。
【0009】
第3のデバイスとして1つのスレーブデバイスを備える本発明のプロセッサーシステムにおいて、前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、前記第2の中継手段は、外部ポートと内部ポートとが形成された第2の中継器を2つ有し、該2つの第2の中継器を一方の中継器の前記外部ポートを介して前記第2のデバイスに接続すると共に他方の中継器の前記外部ポートを介して前記第3のデバイスに接続し且つ前記内部ポートを介して互いに接続する手段であり、前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第2の中継器のうち前記他方の中継器の外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなるものとすることもできる。こうすれば、第2の中継手段の各中継器における調停の負担を分散させることができるから、第1のデバイスと第3のデバイスとの通信や第2のデバイスと第3のデバイスとの通信をより効率よく中継することができる。
【0010】
また、第3のデバイスとして1つのスレーブデバイスを備える本発明のプロセッサーシステムにおいて、前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、前記第2の中継手段は、複数の外部ポートが形成された第3の中継器を1つ有し、該外部ポートを前記第3のデバイスと前記第2のデバイスとにそれぞれ接続する手段であり、前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第3の中継器の複数の外部ポートのうち1つの外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなるものとすることもできる。こうすれば、第2の中継手段を簡易な構成とすることができる。
【0011】
そして、印刷機構により印刷を行なう印刷装置に搭載されてなる本発明のプロセッサーシステムにおいて、前記第1のデバイスは、メインコントローラーを含むデバイスであり、前記第2のデバイスは、前記メインコントローラーからの制御信号を受けて前記印刷機構を制御する印刷機構コントローラーを含むデバイスであり、前記第3のデバイスは、前記メインコントローラーからの制御信号を受けて印刷用のデータが記憶されるメモリーにアクセスするメモリーコントローラーを含むデバイスであるものとすることもできる。
【図面の簡単な説明】
【0012】
【図1】プリンター10の構成の概略を示す構成図。
【図2】プロセッサーシステム20の概略の接続関係図。
【図3】ワイドタイプパケットの一例を示す説明図。
【図4】ナロータイプパケットの一例を示す説明図。
【図5】ライトトランザクション処理のタイミングチャートの一例を示す説明図。
【図6】リードトランザクション処理のタイミングチャートの一例を示す説明図。
【図7】T−ブリッジ47とI−ブリッジ49の構成の概略を示す構成図。
【図8】前段ブリッジ57と後段ブリッジ59の構成の概略を示す構成図。
【図9】通信経路の一例を示す説明図。
【図10】変形例のプロセッサーシステム20aの概略の接続関係図。
【発明を実施するための形態】
【0013】
次に、本発明の実施の形態を図面を用いて説明する。図1は、本発明の一実施形態であるプロセッサーシステム20を備えるプリンター10の構成の概略を示す構成図であり、図2は、プロセッサーシステム20の概略の接続関係図である。本実施形態のプリンター10は、各種制御を司るプロセッサーシステム20と、用紙Sへインクを吐出することにより画像を印刷する印刷機構29と、原稿に光を照射することにより原稿上の画像を読み取るスキャナー機構31と、外部機器との間で情報の入出力を行なう通信インターフェース(I/F)33と、一時的にデータを記憶するメモリー35と、各種プログラムを記憶したROM36と、ユーザーに各種情報を表示したりユーザーが各種操作を行なったりする操作部37とを備える。
【0014】
プロセッサーシステム20は、複数のデバイス(プロセッサー)を図示しない基板上に集積化したものであり、中央演算処理装置としてプリンター10の主制御を司るCPU24と、各デバイスとメモリー35との間のデータのやり取りをCPU24を介さずに制御するダイレクトメモリーアクセス(DMA)コントローラー26と、印刷機構29を制御する印刷制御部28と、スキャナー機構31を制御するスキャナー制御部30と、通信I/F33を介して外部機器とのデータのやり取りなどのネットワークに関する制御を行なうネットワークコントローラー32と、メモリー35に対するデータの書き込みや読み出しを制御するメモリーコントローラー34とを備え、これらはバス22を介して電気的に接続されている。CPU24は、操作部37に表示信号を出力したり、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32に各種制御指令であるリクエストを出力したりする。また、CPU24は、操作部37からの操作信号を入力したり、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32からの各種の制御信号に対する応答であるレスポンスを入力したりする。なお、DMAコントローラー26の制御によりCPU24を介さずにメモリー35(メモリーコントローラー34)にアクセス可能なデバイスとしては、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32が該当する。
【0015】
ここで、プロセッサーシステム20の各デバイスの接続関係について図2に基づいて説明する。なお、図2では、他のデバイスに対してマスターとして機能するCPU24やDMAコントローラー26をマスターデバイス40(Master0,1)とし、マスターデバイス40に対してスレーブとして機能すると共にメモリーコントローラー34に対してマスターとして機能する印刷制御部28やスキャナー制御部30,ネットワークコントローラー32を第1のスレーブデバイス50(Slave0,1,2)とし、マスターデバイス40と第1のスレーブデバイス50に対してスレーブとして機能するメモリーコントローラー34を第2のスレーブデバイス60(Slave3)として図示した。
【0016】
このプロセッサーシステム20においては、図2に示すように、マスターデバイス40側と第1のスレーブデバイス50側とを接続するクロスバースイッチ45と、クロスバースイッチ45を介してマスターデバイス40側と第2のスレーブデバイス60側とを接続すると共に第1のスレーブデバイス50側と第2のスレーブデバイス60側とを接続する多段ブリッジ55とを用いて、各デバイスを接続している。なお、これらのクロスバースイッチ45や多段ブリッジ55などがバス22を構成している。また、図示するように、マスターデバイス40とクロスバースイッチ45との間にはプロトコルブリッジ72(P−Bm0,P−Bm1)が設けられ、クロスバースイッチ45と第1のスレーブデバイス50との間にはプロトコルブリッジ74(P−Bs0,P−Bs1,P−Bs2)が設けられ、第1のスレーブデバイス50と多段ブリッジ55との間にはプロトコルブリッジ76(P−Bs3,P−Bs4,P−Bs5)が設けられ、多段ブリッジ55と第2のスレーブデバイス60との間にはプロトコルブリッジ78(P−Bs6)が設けられている。これらの各プロトコルブリッジは、デバイス毎のプロトコルの違いを共通のパケットに変換してクロスバースイッチ45や多段ブリッジ55に転送したり、共通のパケットをデバイス毎のプロトコルに変換して各デバイスに転送したりする。
【0017】
ここで、クロスバースイッチ45や多段ブリッジ55で用いられるパケットについて説明する。本実施形態では、目的によりパケットタイプを使い分けることが可能となっており、データ転送用には73ビットや80ビットなどのワイドタイプのパケットが用いられ、レジスター設定用には32ビットや48ビットなどのナロータイプのパケットが用いられている。図3は、ワイドタイプパケットの一例を示す説明図であり、図4は、ナロータイプパケットの一例を示す説明図である。図示するように、リクエスト用のリクエストパケットコマンド(図3(a),図4(a))やリクエストパケットデータ(図3(b),図4(b))、レスポンス用のレスポンスデータ(図3(c),図4(c))がある。リクエストパケットコマンドには、リードまたはライトなどのコマンド種別を示すコマンドコード(C)やデータアクセスサイズ(Dsize)、トランザクションの識別情報を示すトランザクションID(TID)、リクエストの出力元のマスターデバイス40などの識別情報を示すSID(SourceID)、アドレスフィールド(Address)、バースト長(Bsize)などの情報が含まれている。また、リクエストパケットデータには、ライトデータフィールド(Write data)などの情報が含まれており、レスポンスデータには、リードデータフィールド(Read data)やレスポンスのエラーの有無(Res)、TID、SIDなどの情報が含まれている。なお、このようなパケットを用いたライトトランザクション処理のタイミングチャートの一例を図5に示し、リードトランザクション処理のタイミングチャートの一例を図6に示す。図示するように、バスクロック(Clock)やリクエスト制御信号(Request valid/Request header/Request ready),リクエストデータ(Request bus),リクエスト制御フラグ(Last write flag),レスポンス制御信号(Response valid/Response ready),レスポンスデータ(Response bus),レスポンス制御フラグ(Last read frag)からなる。これらの各信号は、バスクロックに同期しており、受信側の出力するReady信号がアクティブで且つ送信側の出力するValid信号がアクティブであるときに、バスクロックの立ち上がりでデータバスの内容が伝送される。なお、リクエスト制御フラグは、上述したリクエストパケットデータのLフィールド(図3参照)の値を示し、レスポンス制御フラグは、上述したレスポンスデータのLフィールドの値を示す。また、図中の(T)は後述するターゲットブリッジを示し、図中の(I)は後述するイニシエーターブリッジを示す。
【0018】
クロスバースイッチ45は、マスターデバイス40側からのリクエストの分配および第1のスレーブデバイス50側や第2のスレーブデバイス60側からのレスポンスの収集を行なうターゲットブリッジ(Target-Bridge,以下Tブリッジとする)47(T−B0,1)と、リクエストの調停やレスポンスの分配を行なうイニシエーターブリッジ(Initiator-Bridge、以下Iブリッジとする)49(I−B0,1,2,3)とを備える。Tブリッジ47のうち、T−B0はP−Bm0を介してMaster0に接続され、T−B1はP−Bm1を介してMaster1に接続されている。また、Iブリッジ49のうち、I−B0はP−Bs0を介してSlave0に接続され、I−B1はP−Bs1を介してSlave1に接続され、I−B2はP−Bs2を介してSlave2に接続され、I−B3は多段スイッチ55に接続されている。また、T−B0とI−B0〜I−B3、T−B1とI−B0〜I−B3がそれぞれ接続されている。このTブリッジ47とIブリッジ49の構成の概略を図7に示す。図7(a)はTブリッジ47を示し、図7(b)はIブリッジ49を示す。
【0019】
Tブリッジ47の各T−Bには、プロトコルブリッジ72を介してクロスバースイッチ45外のマスターデバイス40に接続される1つの第1入力ポート47aおよび1つの第1出力ポート47bと、クロスバースイッチ45内のIブリッジ49に接続される複数の第2入力ポート47cおよび複数の第2出力ポート47dとが形成されている。また、第2出力ポート47dや第1出力ポート47bには、バッファーとしてのFIFO47eが設けられている。このTブリッジ47は、第1入力ポート47aにマスターデバイス40側からのリクエストが入力されると、アドレスデコードによりパケット内のアドレスを読み出してリクエスト先のデバイス(第1のスレーブデバイス50や第2のスレーブデバイス60)を判定すると共に判定したリクエスト先のデバイスに繋がるIブリッジ49(I−B0〜3のいずれか)を図示しないアドレスマップを参照して選択し、選択したIブリッジ49に接続された第2出力ポート47dからリクエストを送信する。また、第2入力ポート47cにIブリッジ49(第1のスレーブデバイス50側や第2のスレーブデバイス60側)からのレスポンスが入力されると、いわゆるラウンドロビンにより受け取った順に第1出力ポート47bからマスターデバイス40側にレスポンスを送信する。
【0020】
Iブリッジ49の各I−Bには、プロトコルブリッジ74を介してクロスバースイッチ45外の第1のスレーブデバイス50に接続されたり外部の多段ブリッジ55(第2のスレーブデバイス60側)に接続されたりする1つの第1入力ポート49aおよび1つの第1出力ポート49bと、クロスバースイッチ45内のTブリッジ47の第2出力ポート47dに接続される複数の第2入力ポート49cと、Tブリッジ47の第2入力ポート47cに接続される複数の第2出力ポート49dとが形成されている。また、第1出力ポート49bや第2出力ポート49dの各ポートには、バッファーとしてのFIFO49eが設けられている。このIブリッジ49は、第2入力ポート49cにTブリッジ47(マスターデバイス40側)からのリクエストが入力されると、第1出力ポート49bから第1のスレーブデバイス50側や多段ブリッジ55(第2のスレーブデバイス60側)にリクエストを送信する。また、このIブリッジ49は、複数のリクエストを受け付け可能に構成されており、リクエストが重複した場合には、優先順位付けに従って調停を行ない、その調停結果に従って順にFIFO49eに格納する。調停の方法としては、例えば、第2入力ポート49c毎に図示しないカウンターをそれぞれ設けておき、各カウンター値に応じた優先順位付けに従って調停を行なうものとすることができる。その場合、予めMaster0,1の優先度に応じて各カウンター値の初期値を設定しておき、カウンター値が高い第2入力ポート49cに入力されたリクエストを優先して調停を行ない、調停を行なう度にリクエストを優先した第2入力ポート49cのカウンター値を値1ずつ減じていき値0になったカウンター値をリセットするものなどとしてもよい。また、Iブリッジ49は、第1入力ポート49aに第1のスレーブデバイス50側や多段ブリッジ55(第2のスレーブデバイス60側)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先のマスターデバイス40に繋がるTブリッジ47を選択し、選択したTブリッジ47に接続されている第2出力ポート49dからレスポンスを送信する。
【0021】
多段ブリッジ55は、第1のスレーブデバイス50側に設けられた前段ブリッジ57と第2のスレーブデバイス60側に設けられた後段ブリッジ59との2段のブリッジを備える。前段ブリッジ57は、Iブリッジ49の各I−Bと同様に構成されたI−B4からなり、P−Bs3を介してSlave0に、P−Bs4を介してSlave1に、P−Bs5を介してSlave2にそれぞれ接続され、また、後段ブリッジ59に接続されている。一方、後段ブリッジ59は、Iブリッジ49の各I−Bと同様に構成されたI−B5からなり、I−B4に接続されると共にクロスバースイッチ45のI−B3に接続され、また、P−Bs6を介してSlave3に接続されている。この前段ブリッジ57と後段ブリッジ59の構成の概略を図8に示す。図8(a)は前段ブリッジ57を示し、図8(b)は後段ブリッジ59を示す。
【0022】
前段ブリッジ57のI−B4には、多段ブリッジ55内のI−B5に接続される1つの第1入力ポート57aおよび1つの第1出力ポート57bと、プロトコルブリッジ76を介して多段ブリッジ55外の第1のスレーブデバイス50に接続される複数の第2入力ポート57cおよび複数の第2出力ポート57dとが形成されている。また、第1出力ポート57bや第2出力ポート57dの各ポートには、バッファーとしてのFIFO57eが設けられている。この前段ブリッジ57は、第2入力ポート57cに第1のスレーブデバイス50側からのリクエストが入力されると、上述したIブリッジ49と同様な調停を行なって第1出力ポート57bからI−B5にリクエストを送信する。また、第1入力ポート57aにI−B5(第2のスレーブデバイス60側)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先の第1のスレーブデバイス50に繋がる第2出力ポート57dを選択してレスポンスを送信する。
【0023】
後段ブリッジ59には、プロトコルブリッジ78を介して多段ブリッジ55外のSlave3に接続される1つの第1入力ポート59aおよび1つの第1出力ポート59bと、I−B3やI−B4に接続される複数の第2入力ポート59c(59c1,59c2)および複数の第2出力ポート59d(59d1,59d2)とが形成されている。なお、第2入力ポート59c1および第2出力ポート59d1が多段ブリッジ55外のI−B3に繋がっており、第2入力ポート59c2および第2出力ポート59d2が多段ブリッジ55内のI−B4に繋がっている。また、第1出力ポート59bや第2出力ポート59dの各ポートには、バッファーとしてのFIFO59eが設けられている。この後段ブリッジ59は、第2入力ポート59cに第1のスレーブデバイス50側やマスターデバイス40側からのリクエストが入力されると、上述したIブリッジ49と同様な調停を行なって第1出力ポート59bから第2のスレーブデバイス60(Slave3)にリクエストを送信する。また、第1入力ポート59aに第2のスレーブデバイス60(Slave3)からのレスポンスが入力されると、パケット内のSIDを読み出して応答先の第1のスレーブデバイス50やマスターデバイス40に繋がる第2出力ポート59dを選択してレスポンスを送信する。ここで、多段ブリッジ55は、I−B4とI−B5とを備えており、I−B4がSlave0,1,2とI−B5とのそれぞれの中継の調停を行なえばよく、I−B5がSlave3(P−Bs6)とI−B3またはI−B4との中継の調停を行なえばよいため、調停の負担を分散させることができる。
【0024】
次に、こうして構成された本実施形態のプロセッサーシステム20の通信経路について、特に各デバイス間の通信経路について説明する。図9は、通信経路の一例を示す説明図である。図9中の経路(1)は、マスターデバイス40と第1のスレーブデバイス50との通信経路の一例として、Master0とSlave1との通信経路を示す。図示するように、Master0からP−Bm0,T−B0,I−B1,P−Bs1を順に介してSlave1に繋がる経路となる。また、図9中の経路(2)は、第1のスレーブデバイス50と第2のスレーブデバイス60との通信経路の一例として、Slave0とSlave3との通信経路を示す。図示するように、Slave0からP−Bs3,I−B4,I−B5,P−Bs6を順に介してSlave3に繋がる経路となる。そして、図9中の経路(3)は、マスターデバイス40と第2のスレーブデバイス60との通信経路の一例として、Master0とSlave3との通信経路を示す。図示するように、Master0からP−Bm0,T−B0,I−B3,I−B5,P−Bs6を順に介してSlave3に繋がる経路となる。このように各デバイス間の通信経路において通信対象となるデバイス以外の他のデバイスを経由することがないため、各デバイス間の通信を効率よく中継することができる。特に、マスターデバイス40と第2のスレーブデバイス60とは第1のスレーブデバイス50を挟んで配置されているが、第1のスレーブデバイス50を介在させて通信する必要がないため効率のよい中継を行なうことができる。また、上述したように、多段ブリッジ55は、I−B4とI−B5とを備えて調停の負担を分散させるから、マスターデバイス40と第2のスレーブデバイス60との通信や第1のスレーブデバイス50と第2のスレーブデバイス60との通信をより効率のよいものとすることができる。クロスバースイッチ45のI−B3と多段ブリッジ55のI−B5とを接続することによりマスターデバイス40と第2のスレーブデバイス60との通信経路を形成するのはこうした理由による。
【0025】
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のCPU24やDMAコントローラー26としてのマスターデバイス40(Master0,1)が本発明の「第1のデバイス」に相当し、印刷制御部28やスキャナー制御部30,ネットワークコントローラー32としての第1のスレーブデバイス50(Slave0,1,2)が「第2のデバイス」に相当し、メモリーコントローラー34としての第2のスレーブデバイス60(Slave3)が「第3のデバイス」に相当し、クロスバースイッチ45が「第1の中継手段」に相当し、多段ブリッジ55が「第2の中継手段」に相当する。また、クロスバースイッチ45のTブリッジ47のT−B0,1とIブリッジ49のI−B0,1,2,3とが「第1の中継器」に相当し、多段ブリッジ55の前段ブリッジ57のI−B4と後段ブリッジ59のI−B5とが「第2の中継器」に相当する。なお、I−B4が第2の中継器のうちの一方の中継器にI−B5が他方の中継器にそれぞれ相当する。そして、Tブリッジ47の各T−Bの第1入力ポート47aや第1出力ポート47bおよびIブリッジ49の各I−Bの第1入力ポート49aや第1出力ポート49bが第1の中継器の「外部ポート」に相当し、Tブリッジ47の各T−Bの第2入力ポート47cや第2出力ポート47dおよびIブリッジ49の各I−Bの第2入力ポート49cや第2出力ポート49dが第1の中継器の「内部ポート」に相当する。また、前段ブリッジ57のI−B4の第2入力ポート57cや第2出力ポート57dおよび後段ブリッジ59のI−B5の第1入力ポート59aや第1出力ポート59b,第2入力ポート59c1,第2出力ポート59d1が第2の中継器の「外部ポート」に相当し、前段ブリッジ57のI−B4の第1入力ポート57aや第1出力ポート57bおよび後段ブリッジ59のI−B5の第2入力ポート59c2や第2出力ポート59d2が第2の中継器の「内部ポート」に相当する。
【0026】
以上詳述した本実施形態のプロセッサーシステム20によれば、マスターデバイス40とそれに対するスレーブデバイスとしての第1のスレーブデバイス50とを接続してデバイス間の通信を中継するクロスバースイッチ45と、マスターデバイス40および第1のスレーブデバイス50に対するスレーブデバイスとしての第2のスレーブデバイス60と第1のスレーブデバイス50とを接続してデバイス間の通信を中継する多段ブリッジ55とを備えて、クロスバースイッチ45と多段ブリッジ55との接続を介してマスターデバイス40と第2のスレーブデバイス60とを接続してデバイス間の通信を中継するから、各デバイス間の通信において通信対象となるデバイス以外のデバイスを経由する必要がなく、各デバイス間の通信を効率よく中継することができる。また、多段ブリッジ55を前段ブリッジ57と後段ブリッジ59との2段のブリッジを備える構成として調停の負担を分散させるものとしたから、マスターデバイス40と第2のスレーブデバイス60との通信や第1のスレーブデバイス50と第2のスレーブデバイス60との通信をより効率のよいものとすることができる。
【0027】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【0028】
上述した実施形態では、多段ブリッジ55を前段ブリッジ57(I−B4)と後段ブリッジ59(I−B5)との2段構成としたが、これに限られず、前段ブリッジ57(I−B4)を備えずに後段ブリッジ59(I−B5)の1段構成としてもよいし、3段以上の複数段の構成としてもよい。1段構成とした場合の変形例のプロセッサーシステム20aの概略の接続関係図を図10に示す。この場合、図示するように、プロトコルブリッジ76(P−Bs3,4,5)を直接I−B5に接続するよう多段ブリッジ55aを構成するものとすればよい。
【0029】
上述した実施形態では、マスターデバイス40として2つのMaster0,1を備えるものとしたが、これに限られるものではなく、1つのMasterを備えるものとしてもよいし3以上の複数のMasterを備えるものとしてもよい。同様に、第1のスレーブデバイス50として3つのSlave0,1,2を備えるものとしたが2以上の複数であればいくつのSlaveを備えるものとしてもよく、第2のスレーブデバイスとして1つのSlave3を備えるものとしたが2以上の複数のSlaveを備えるものとしてもよい。
【0030】
上述した実施形態では、クロスバースイッチ45において、Tブリッジ47の各T−BとIブリッジ49の各I−Bとをそれぞれ接続してマスターデバイス40の各デバイスと第1のスレーブデバイス50の各デバイスとを相互に接続するものとしたが、これに限られず、Tブリッジ47のT−Bの一部とIブリッジ49のI−Bの一部とを非接続として各デバイス間の一部を非接続とするものとしてもよい。例えば、プリンター10が、第1のスレーブデバイス50の1つとして、赤外線通信ポートを介して携帯電話などの赤外線通信機器からのデータの受信を行うIrDAコントローラーを備えるものを考える。その場合、IrDAコントローラー(Slave)とDMAコントローラー26との間で通信を行なわない構成とすることができるため、IrDAコントローラー(Slave)に繋がるI−BとDMAコントローラー26(Master1)に繋がるT−B1とを非接続とすることができる。こうすれば、接続に必要となる配線数やT−B,I−Bの各ポート数を減らすことができる。
【0031】
上述した実施形態では、プロセッサーシステム20がプリンター10に搭載されるものとして説明したが、これに限られず、複数のプロセッサーデバイスにより処理を行なう機器であれば如何なる機器でもよく、例えば、パーソナルコンピューターの周辺機器やゲーム機器などに搭載するものとしてもよい。
【符号の説明】
【0032】
10 プリンター、20,20a プロセッサーシステム、22 バス、24 CPU、26 ダイレクトメモリーアクセス(DMA)コントローラー、28 印刷制御部、29 印刷機構、30 スキャナー制御部、31 スキャナー機構、32 ネットワークコントローラー、33 通信インターフェース(I/F)、34 メモリーコントローラー、35 メモリー、36 ROM、37 操作部、40 マスターデバイス(Master0,1)、45 クロスバースイッチ、47 ターゲットブリッジ(Tブリッジ,T−B0,1)、47a 第1入力ポート、47b 第1出力ポート、47c 第2入力ポート、47d 第2出力ポート、47e FIFO、49 イニシエーターブリッジ(Iブリッジ,I−B0,1,2,3)、49a 第1入力ポート、49b 第1出力ポート、49c 第2入力ポート、49d 第2出力ポート、49e FIFO、50 第1のスレーブデバイス(Slave0,1,2)、55,55a 多段ブリッジ、57 前段ブリッジ(I−B4)、57a 第1入力ポート、57b 第1出力ポート、57c 第2入力ポート、57d 第2出力ポート、57e FIFO、59 後段ブリッジ(I−B5)、59a 第1入力ポート、59b 第1出力ポート、59c,59c1,59c2 第2入力ポート、59d,59d1,59d2 第2出力ポート、59e FIFO、60 第2のスレーブデバイス(Slave3)、72 プロトコルブリッジ(P−Bm0,1)、74,76,78 プロトコルブリッジ(P−Bs0,1,2,3,4,5,6)、S 用紙。
【特許請求の範囲】
【請求項1】
複数のデバイスからなるプロセッサーシステムであって、
マスターデバイスとしての第1のデバイスと、
前記第1のデバイスに対するスレーブデバイスとしての複数の第2のデバイスと、
前記第1のデバイスおよび前記第2のデバイスに対するスレーブデバイスとしての第3のデバイスと、
前記第1のデバイスと前記第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、
前記第2のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段と
を備え、
前記第1の中継手段と前記第2の中継手段との接続を介して前記第1のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする
プロセッサーシステム。
【請求項2】
前記第3のデバイスとして1つのスレーブデバイスを備える請求項1記載のプロセッサーシステムであって、
前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、
前記第2の中継手段は、外部ポートと内部ポートとが形成された第2の中継器を2つ有し、該2つの第2の中継器を一方の中継器の前記外部ポートを介して前記第2のデバイスに接続すると共に他方の中継器の前記外部ポートを介して前記第3のデバイスに接続し且つ前記内部ポートを介して互いに接続する手段であり、
前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第2の中継器のうち前記他方の中継器の外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなる
プロセッサーシステム。
【請求項3】
前記第3のデバイスとして1つのスレーブデバイスを備える請求項1記載のプロセッサーシステムであって、
前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、
前記第2の中継手段は、複数の外部ポートが形成された第3の中継器を1つ有し、該外部ポートを前記第3のデバイスと前記第2のデバイスとにそれぞれ接続する手段であり、
前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第3の中継器の複数の外部ポートのうち1つの外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなる
プロセッサーシステム。
【請求項4】
印刷機構により印刷を行なう印刷装置に搭載されてなる請求項1ないし3いずれか1項に記載のプロセッサーシステムであって、
前記第1のデバイスは、メインコントローラーを含むデバイスであり、
前記第2のデバイスは、前記メインコントローラーからの制御信号を受けて前記印刷機構を制御する印刷機構コントローラーを含むデバイスであり、
前記第3のデバイスは、前記メインコントローラーからの制御信号を受けて印刷用のデータが記憶されるメモリーにアクセスするメモリーコントローラーを含むデバイスである
プロセッサーシステム。
【請求項1】
複数のデバイスからなるプロセッサーシステムであって、
マスターデバイスとしての第1のデバイスと、
前記第1のデバイスに対するスレーブデバイスとしての複数の第2のデバイスと、
前記第1のデバイスおよび前記第2のデバイスに対するスレーブデバイスとしての第3のデバイスと、
前記第1のデバイスと前記第2のデバイスとを接続してデバイス間の通信を中継する第1の中継手段と、
前記第2のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継する第2の中継手段と
を備え、
前記第1の中継手段と前記第2の中継手段との接続を介して前記第1のデバイスと前記第3のデバイスとを接続してデバイス間の通信を中継することを特徴とする
プロセッサーシステム。
【請求項2】
前記第3のデバイスとして1つのスレーブデバイスを備える請求項1記載のプロセッサーシステムであって、
前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、
前記第2の中継手段は、外部ポートと内部ポートとが形成された第2の中継器を2つ有し、該2つの第2の中継器を一方の中継器の前記外部ポートを介して前記第2のデバイスに接続すると共に他方の中継器の前記外部ポートを介して前記第3のデバイスに接続し且つ前記内部ポートを介して互いに接続する手段であり、
前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第2の中継器のうち前記他方の中継器の外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなる
プロセッサーシステム。
【請求項3】
前記第3のデバイスとして1つのスレーブデバイスを備える請求項1記載のプロセッサーシステムであって、
前記第1の中継手段は、外部ポートと内部ポートとが形成された第1の中継器を複数有し、該複数の第1の中継器を前記外部ポートを介して前記第1のデバイスと前記第2のデバイスとにそれぞれ接続すると共に前記内部ポートを介して互いに接続する手段であり、
前記第2の中継手段は、複数の外部ポートが形成された第3の中継器を1つ有し、該外部ポートを前記第3のデバイスと前記第2のデバイスとにそれぞれ接続する手段であり、
前記複数の第1の中継器のうち1つの中継器の前記外部ポートと前記第3の中継器の複数の外部ポートのうち1つの外部ポートとを接続することにより前記第1のデバイスと前記第3のデバイスとを接続してなる
プロセッサーシステム。
【請求項4】
印刷機構により印刷を行なう印刷装置に搭載されてなる請求項1ないし3いずれか1項に記載のプロセッサーシステムであって、
前記第1のデバイスは、メインコントローラーを含むデバイスであり、
前記第2のデバイスは、前記メインコントローラーからの制御信号を受けて前記印刷機構を制御する印刷機構コントローラーを含むデバイスであり、
前記第3のデバイスは、前記メインコントローラーからの制御信号を受けて印刷用のデータが記憶されるメモリーにアクセスするメモリーコントローラーを含むデバイスである
プロセッサーシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2011−248562(P2011−248562A)
【公開日】平成23年12月8日(2011.12.8)
【国際特許分類】
【出願番号】特願2010−120211(P2010−120211)
【出願日】平成22年5月26日(2010.5.26)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成23年12月8日(2011.12.8)
【国際特許分類】
【出願日】平成22年5月26日(2010.5.26)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]