【課題】入力クロックから異なる分周比の複数の出力クロック信号を出力するとき、出力クロック信号全てが変化しない期間を無くす。
【解決手段】クロック生成回路は、半導体集積回路のエミュレーション用である。クロック生成回路は、同じ入力クロック信号を異なる分周比で分周する複数のクロック分周回路２７０〜２９０と、複数のクロック分周回路２７０〜２９０に接続された最小値選択部２３６とを具備する。複数のクロック分周回路２７０〜２９０の各々は、クロック間隔取得部２３５とスキップ部２３７とを備える。クロック間隔取得部２３５は、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を求める。最小値選択部２３６は、複数のクロック分周回路２７０〜２９０で求められた複数の状態変化間隔のうちから最小値を選択する。スキップ部２３７は、選択された最小値の分だけ出力クロック信号を進ませる。 （もっと読む）

【課題】少ない信号線数でインタフェース電圧を切り替えることが可能な通信システムとする。
【解決手段】複数のインタフェース電圧から動作電圧を選択することができる通信システムにおいて、通信システムの動作中に、安定してインタフェース電圧の切り替え処理を行う。ホスト装置（１）およびスレーブ装置（２）は、インタフェース電圧の切り替えを行う場合に、バスの信号レベルを安定的に保って切り替えを行うように構成される。 （もっと読む）

【課題】イベントに対するコンピュータ装置からのレスポンスを早くする。
【解決手段】本発明は、ＣＰＵ１を有し、ＣＰＵ１のクロック周波数を調整するコンピュータ装置に適用される。本発明のコンピュータ装置は、次に発生するイベントを予測するイベント予測手段３１３と、予測されたイベントが発生する前に、そのイベントに応じてＣＰＵ１のクロック周波数を事前に調整するクロック調整手段３１２と、を有する。 （もっと読む）

【課題】 ２８ｎｍ以降の半導体プロセスでは、チップ内バラツキが顕著になったため、フィードバックパスにトランジションフォルトが発生する頻度が上がった。従来技術ではフィードバックパスのトランジションフォルトが発生した場合の対策がなく、歩留まり低下につながる。
【解決手段】 クロック信号が分配されるクロックツリーと、クロックツリーの異なる分岐点から出力される複数のフィードバッククロック信号を受信し、各フィードバッククロック信号の位相差を検知する位相比較回路とを有する。位相比較回路によって検知した位相差に基づいて、半導体集積回路内の製造バラツキを補正するためのバラツキ補正済フィードバッククロック信号を生成するフィードバッククロック信号生成回路を有する。フィードバッククロック信号生成回路によって生成されたバラツキ補正済フィードバッククロック信号と基準クロック信号との位相差が小さくなるようにクロック信号を遅延する位相調整回路を有する。 （もっと読む）

【課題】不揮発性メモリを備えた半導体装置において、高速動作の場合と低速動作の場合とに切替え可能にするとともに、低速動作時の消費電力を従来よりも削減する。
【解決手段】半導体装置１において、クロック生成回路４０は、高周波モード時には低周波モード時よりも周波数の高いクロックを生成する。中央処理装置２０は、データバス１１を介して不揮発性メモリ１０から読み出された読出データを取得する。クロック遅延部５０Ａは、縦続接続された複数段のバッファ５５を介した第１の経路５１と複数段のバッファ５５を迂回した第２の経路５２とを含む。クロック遅延部５０Ａは、高周波モード時には、クロック生成回路４０からのクロックを第１の経路５１を介して中央処理装置２０に供給し、低周波モード時には、クロック生成回路４０からのクロックを第２の経路５２を介して中央処理装置２０に供給する。 （もっと読む）

【課題】所定の動作の期間においてクロックを停止させ、消費電力を低減する半導体装置を提供すること。
【解決手段】発振器１１からの第１クロックＣＬＫ_oriをＮ分周した第２クロックＣＬＫ_divを出力する分周回路１２０−１と、前記第１クロックと前記分周回路からの前記第２クロックとを選択し、選択したクロックを出力する選択回路１２０−２と、前記第１クロックまたは前記第２クロックをカウントするタイマ回路１２０−３と、前記タイマ回路のカウント結果をデコードし、第１結果を出力するデコーダ１２０−４と、前記デコーダからの前記第１結果に基づき、前記選択回路が前記第２クロックを選択するよう第１選択信号を出力するステートマシン１２０−９と、前記第１選択信号に基づき、前記ステートマシンの動作を停止する停止信号を出力する論理回路１２０−６とを具備する。 （もっと読む）

【課題】本発明の課題は、組み込みシステムのアーキテクチャに左右されることなく、ＤＶＦＳの実行に必要なサイクル数を容易に取得することである。
【解決手段】ファームウェア（２１）は、サイクル数概算ルーチン（２１３）と、動作電圧・周波数算出ルーチン（２１３）とを有する。サイクル数概算ルーチンは、サイクル数概算関数を備える。サイクル数概算関数は、ユーザ回路（６）の処理内容を決定づける属性パラメータの入力でタスクのサイクル数を概算する。動作電圧・周波数算出ルーチンは、サイクル数概算ルーチンの実行によって得られたサイクル数に基づいて、ユーザ回路（６）の目標動作電圧・周波数を算出する。 （もっと読む）

【課題】接続される外部接続基板の種類に対応した効率的な省電力制御を行うことを目的とする。
【解決手段】ＲＩＳＥＲ基板１０に、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０、クロックジェネレータ２２、クロックバッファ２４、及びRoot基板１２からのクロックとクロックジェネレータ２２のクロックとを切り換える切換ＳＷ２６を設け、スイッチング素子２８、３０、３２のオンオフを制御することにより、接続されるエンドポイント基板１４から得られる、復帰要因を検知する基板であるか否かを表す検知信号及びポーリングする必要がある基板であるかを表すポーリング信号に基づいて、Ｅｘｐｒｅｓｓスイッチ２０、クロックジェネレータ２２、及びクロックバッファ２４への通電を制御すると共に、切換ＳＷ２６の切換を制御する。 （もっと読む）

【課題】安定した動作を実現可能な半導体装置を提供することである。
【解決手段】本発明にかかる半導体装置１は、所定の機能を備える回路３〜５と、回路３〜５に供給されるクロック信号を生成するクロック生成回路１０と、クロック生成回路１０を制御するクロック制御回路９と、クロック制御回路９がクロック生成回路１０を制御するタイミングを通知する通知信号ＮＴＣ_ＳＩＧを生成する通知信号生成回路１１と、を備える。半導体装置１に供給される電圧は、通知信号生成回路１１で生成される通知信号ＮＴＣ_ＳＩＧに応じて調整される。 （もっと読む）

【課題】容易に省電力化を図ることができる情報処理装置を実現する。
【解決手段】実施形態によれば、記憶手段は、情報処理装置が消費する電力量に影響を与える前記情報処理装置の動作に関する少なくとも１つの設定項目を含む省電力設定情報を格納する。設定手段は、ユーザ操作に応じて、少なくとも１つの設定項目の値を設定する。動作制御手段は、前記少なくとも１つの設定項目の設定値に基づいて、前記情報処理装置の動作を制御する。設定値制御手段は、前記少なくとも１つの設定項目に対する第１の設定値を含む第１の設定情報を取得し、前記第１の設定値および前記少なくとも１つの設定項目の現在の設定値の内で省電力効果の高い設定値を前記少なくとも１つの設定項目に対して適用する。 （もっと読む）

【課題】 プロセッサクロックの切替によって不具合が生じることを防いで、実行中の動作を正常に継続させることが可能なマイコンのクロック制御回路を提供する。
【解決手段】 本発明の代表的な構成は、プロセッサ１０２のプロセッサクロック１３２を変更可能なマイコンのクロック制御回路１１０において、入力クロック（ＰＬＬクロック１３０）を分周してプロセッサクロック１３２を生成する分周器１１４と、プロセッサクロック１３２と他の回路のクロック（周辺クロック１３４、通信クロック１３６）との同期タイミングを検出して分周器１１４に対し分周比の変更を指示する変更イネーブル信号１４０を出力する変更イネーブル回路１２２と、を備えることを特徴とする。 （もっと読む）

【課題】アプリケーションに適当な制御及び／又は同期化性能を提供することを目的とする。
【解決手段】プロセッサの温度制御インタフェース技術である。一実施例において、プロセッサは双方向インタフェースと、前記双方向インタフェースで内部の高温を示す第１の信号をアサートする出力ロジックとを含む。内部の高温が示された場合、又は前記双方向インタフェースで外部信号が受信された場合のいずれかの場合に、抑圧ロジックがプロセッサの動作を抑圧する。 （もっと読む）

【課題】ＤＬＬ回路の調整を素早く完了する。
【解決手段】第１のクロック信号（図２のＣＬＫＩＮ）を遅延させて第２のクロック信号（図２のＬＣＬＫ）を生成する遅延部（図２の３３、３４が相当する）と、第１のクロック信号と、第２のクロック信号をさらに遅延した信号（図２のＲＣＬＫ）との位相を比較する位相比較回路（図２の３６）と、遅延部の遅延量を決定するカウント値を遅延部に出力すると共に、位相比較回路の位相比較結果に応じてアップダウンするカウンタ回路（図２の３７）と、初期設定動作時において、第１のクロック信号の周期を検知し、検知した周期に応じたカウント値の初期値をカウンタ回路に対して出力する初期遅延量制御回路（図２の３０）と、を備える。 （もっと読む）

【課題】動作周波数の変更を行う場合に当該半導体集積回路に供給されるべき供給電圧を低く抑えることのできる半導体集積回路を提供する。
【解決手段】電源回路１３から供給される供給電圧により動作し、動作周波数を初期周波数から目標周波数に変更する半導体集積回路１０であって、当該動作周波数を変更する際に、供給電圧を目標周波数に応じて決定される目標電圧に変更するよう電源回路１３に要求し、初期周波数から前記目標周波数への変更を、複数回に分けて段階的に行う半導体集積回路１０である。 （もっと読む）

【課題】電子機器が駆動する負荷状態に応じて、本来、電子機器が駆動するために必要とする最適な動作制御をし、当該電子機器の駆動に応じた省電力制御を実現する電力制御装置および電力制御方法を提供する。
【解決手段】本発明の電力制御装置は、電子機器の消費電力を制御する電力制御装置であって、電子機器の消費電力を取得する消費電力取得部と、消費電力取得部によって取得された消費電力に基づいて、電子機器の消費電力の移動平均を算出する移動平均算出部と、移動平均算出部によって算出された移動平均に基づいて、電子機器が駆動する負荷状態を判定する負荷状態判定部と、電子機器を、負荷状態判定部によって判定された負荷状態に対応する上限を設定する制限モードで動作させるか、当該上限を設定しない制限解除モードで動作させるかを制御する制御部とを備える。 （もっと読む）

【課題】計算機の消費電力を削減すること。
【解決手段】計算機は、１個以上の物理的なプロセッサ３、管理表４、決定部５及び変更部６を備えている。管理表４は、複数の仮想マシン１，２ごとに、クロック周波数を制御する制御情報を管理する。仮想マシン１，２は、物理的なプロセッサ３で実行されることによって実現される。制御情報は、仮想マシン１，２の種別に応じて設定されている。決定部５は、仮想マシン１，２ごとに、管理表４の制御情報に基づいてしきい値を求める。決定部５は、仮想マシン１，２ごとに、しきい値と物理的なプロセッサ３の利用率とに基づいてクロック周波数を決定する。変更部６は、決定部５により決定されたクロック周波数に基づいて物理的なプロセッサ３のクロック周波数を変更する。 （もっと読む）

【課題】使用状況に応じたＣＰＵの制御が可能となる情報処理装置等を提供する。
【解決手段】所定のルールに従いサーバコンピュータ１のＣＰＵ１１が複数のタスクを繰り返し実行する場合に、タスク毎にＣＰＵ１１での動作履歴をＲＡＭ１２に記憶する。算出部は、ＲＡＭ１２に記憶した動作履歴に基づき、各タスクに対するＣＰＵ１１の使用率を算出する。決定部は、算出部により算出した使用率に基づき各タスクに対するＣＰＵ１１の動作周波数を決定する。ＣＰＵ１１は決定した動作周波数に従いタスクを実行する。 （もっと読む）

【課題】本発明は、集積回路に渡ってクロック信号を分配する時に消費される、電力の量を減少するための技術に関する。
【解決手段】集積回路２は、動作クロック周波数を有する動作クロック信号に応じて作動するように配設される、機能回路４、６を備える。電力を節約するために、クロック信号は、動作クロック周波数よりも低い分配クロック周波数で、集積回路２に渡って分配される。クロック変換器１０は、機能回路４、６の動作を制御するために、分配クロック信号を動作クロック信号に変換するように提供される。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】装置のクロック信号を停止させることなく消費電力を低減する。
【解決手段】メモリ１２の特定の記憶領域へのアクセスの有無をクロック制御部１９へ通知する通知部（アドレスデコーダ）２１を具備し、クロック制御部１９は、メモリ１２の特定の記憶領域へのアクセスがないとき、第１のクロック周波数が第２のクロック周波数より高くなるように第１、第２のクロック周波数間の比率を制御し、通知部２１からメモリ１２の特定の記憶領域へのアクセスがあった旨の通知を受けたとき、第２のクロック周波数をアクセスがない時よりも上昇させる。 （もっと読む）