【課題】ＣＰＵの運用中においても、記憶部の検査のためにＣＰＵによるソフトウェアのデータ処理を一時停止させることがなく、記憶部の異常の有無をチェックすることができる情報処理装置及び記憶部検査方法を提供する。
【解決手段】ＣＰＵ１とは独立に設置された記憶制御部２は、ＣＰＵ１から書き込みようの処理データと書き込み先の記憶部３の指定アドレスを受け、検査用データを指定アドレスに書き込み、それを読み出す。記憶制御部２が備えるデータチェック部２０は、検査用データと読み出されたデータとを比較し、一致するかどうかを判定する。一致しなければ指定アドレスに異常があると判定し、その旨をＣＰＵ１に通知し、一致すれば、記憶制御部は処理データを指定アドレスに書き込む。 （もっと読む）

【課題】安全関連部と非安全関連部が混在している制御装置において、中央処理部が安全関連部にアクセスしたときのみ、データバス及びアドレスバス上の転送エラーを検知する制御装置を提供する。
【解決手段】制御装置の集積回路６ａ内に、ＣＰＵ１ａが安全関連レジスタにアクセスする際に、安全関連レジスタの値を格納するデータバス診断レジスタ１２と、アドレスバスの値を格納するアドレスバス診断レジスタ１３と、ＣＰＵ１ａが安全関連レジスタにアクセスする際にのみ、データバス診断レジスタ１２に安全関連レジスタの値を、アドレスバス診断レジスタに１３アドレスバスの値を夫々格納させるためのバス診断信号（ＣＨＫＢＵＳ）１５を、データバス診断レジスタ１２及びアドレスバス診断レジスタ１３に供給するバス診断アドレス判定部１４とを設ける。 （もっと読む）

【課題】１５５３バス動作の自己検査のためのシステムおよび方法を提供する。
【解決手段】１５５３自己検査論理は、１５５３バストランシーバと自己検査プロセッサペアとのデータ通信を管理する。１５５３自己検査論理は、ロックステップで動作する一次論理および二次論理を含む。１５５３自己検査論理が１５５３バストランシーバにデータを書き込むとき、１５５３自己検査論理は、一次論理によって生成された第１の１５５３フォーマット済みメッセージを、二次論理によって生成された第２の１５５３フォーマット済みメッセージと比較し、第１の１５５３フォーマット済みメッセージが第２の１５５３フォーマット済みメッセージと一致しないときに、エラー表示を生成する。 （もっと読む）

【課題】回路面積の増大を抑制することができる異常検出回路及び回路の異常検出方法を提供すること
【解決手段】本発明にかかる異常検出回路４は、複数の入力信号に対応した複数の出力信号を出力するバッファ群３に設けられる。異常検出回路４は、複数の入力信号に基づく固有信号ＭＩＳＲＯＵＴ１を生成するＭＩＳＲ回路５と、複数の出力信号に基づく固有信号ＭＩＳＲＯＵＴ２を生成するＭＩＳＲ回路６と、両固有信号の不一致を検出して異常信号を特定する異常信号特定回路７を備える。異常信号特定回路７は、両固有信号の不一致を検出した場合、制御信号ＣＡＰＴＵＲＥを生成し、ＭＩＳＲ回路５、６は、当該制御信号に応じて、複数の入力信号、出力信号を異常信号特定回路７に順次出力する。異常信号特定回路７は、複数の入力及び出力信号との不一致を順次検出することによって、複数の入力及び出力信号における異常信号を特定する。 （もっと読む）

【課題】端子の接触不良を検出する回路の故障を検出可能なシステム、ホスト装置及びエラー検出方法等を提供すること。
【解決手段】システムはホスト装置１０と記憶装置２０を含む。記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０に対するアクセス制御を行うアクセス制御部３６と、電源端子ＴＶ及びグランド端子ＴＧの少なくとも一方のフローティング状態を検出する検出回路３２と、を有する。ホスト装置１０は、電源電圧ＶＤＤ及びグランド電圧ＶＳＳのうちのフローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路５０と、検出対象電圧が非供給に設定された場合の記憶装置２０からの信号に基づいて検出回路３２が正常であるか非正常であるかを判定する判定部７０と、を有する。 （もっと読む）

【課題】イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。
【解決手段】
イニシエーター１とターゲット２−１，２−２との間をＰＣＩバスにより接続したＰＣＩバス制御システムであって、監視回路３と救済回路４とを設け、ＰＣＩバスによりイニシエーター１とターゲット２−１，２−２間を監視回路３と救済回路４とを介して接続すると共に、イニシエーター１と監視回路３と救済回路４との間を、コマンドＣＯＭＭとパリティＰＡＲとパリティエラーＰＥＲＲとを転送するローカルバスにより接続し、監視回路３によりコマンドのパリティチェックを行って送出し、救済回路４は、ＰＣＩバスとローカルバスとを介してそれぞれ転送されたコマンドについて、正常な側を選択して、ターゲット２−１，２−２にコマンドを転送する構成を備えている。 （もっと読む）

【課題】ＣＰＵから入出力のポートを指定する出力用アドレスバスと入力用アドレスバスのアドレスバスを共通化してアドレスバスのいずれかのビットに生じた固定故障を確実に検知する。
【解決手段】 出力用アドレスデコーダ１３及びフィードバック用アドレスデコーダ１４とＣＰＵ１１との間を共通のアドレスバス１８で接続し、出力用アドレスデコーダ１３の制御出力端子を指定するアドレスとそれに対応するフィードバック用アドレスデコーダ１４の制御出力端子を指定するアドレスはデコード順を逆に設定して、アドレスバス１８のいずれかのビットが「０」又は「１」に固定故障すると正常と異なる入力ポート１６をＣＰＵ１１で読み取り、アドレスバス１８の固定故障を確実に検知する。 （もっと読む）

【課題】モジュールと本体側コネクタ間の接続不良に起因してモジュールが動作不良と判断されてしまうおそれがある。
【解決手段】サーバー１００は、複数の接点を介してメモリ装置１０が接続され、複数の接点を介してメモリ装置１０から複数ビットのデータが入力するコネクタ２０と、コネクタ２０を介して入力する複数ビットのデータに含まれるビットにエラーが生じているか否かを判断するビットエラー検出部４１と、ビットエラー検出部４１によりエラーが検出されたビットに対応する接点を含む第１配線と、ビットエラー検出部４１によりエラーが検出されなかったビットに対応する接点を含む第２配線と、に対してテスト波形を入力し、このテスト波形に応じて第１及び第２配線夫々にて生じる反射波のレベル差を評価することで第１配線の状態を判定する接続確認回路５０と、を備える。 （もっと読む）

【課題】一方のコアから他方のコアに割込みによりイベントを通知する際、イベントの誤通知を検知できるマイコンを提供すること。
【解決手段】第１のコア５２と第２のコア５３間で通信する通信手段４３と、第１のコアと第２のコアが共有する共有メモリ５１と、外部信号を取得して第１の処理を実行し、第１の処理毎に所定情報を共有メモリに書き込む第１の処理手段５５と、通信手段を介して第２のコアに処理要求を出力する処理要求手段３３と、処理要求をトリガーに第２の処理を実行する第２の処理手段５６と、を有するマイコン１００において、第２のコアは、処理要求を受け付けた場合、共有メモリから最新の所定情報と前回の所定情報を読み出し、最新の所定情報と前回の所定情報に規定された関係がある場合のみ、第２の処理手段に第２の処理の実行を許可する比較手段５７、を有する。 （もっと読む）

【課題】I2Cバス接続された周辺部品がBus-Busyとなった場合でも、システム全体が動作し続けることができるようにすること。
【解決手段】本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。I2C故障検出制御モジュール２６は、バッファ２４で受けた値が、Highレベルか、それともLowレベルであるかを判断するH/Lレベル検出部３０と、Lowレベルの持続時間を測るLowレベル検出時間計測部３1と、ＳＷ２５をON/OFF制御するI2Cバス切断制御部３２と、Pull抵抗制御部３３と、を備える。 （もっと読む）

【課題】大量の高速シリアルデータの送受信を複数回繰返す動作確認試験を試験員が手作業で行うことは長時間を要する。
【解決手段】一実施形態によれば、シリアル通信路と、基準シリアル通信カードと、被試験シリアル通信カードと、記憶部及びＣＰＵを持つ第１の処理装置と、ネットワークと、記憶部及びＣＰＵを持つ第２の処理装置と、これらの処理装置の各記憶部に各試験プログラムをロードし、操作指令を発行して各シリアル通信カード間の送受信を制御する制御装置とを備え、この制御装置は、各シリアル通信カードにシリアルデータの送受信を複数回繰返させ、送受信終了後、各記憶部からそれぞれ送受信データを収集し、データの相互比較により被試験シリアル通信カードの動作確認試験を行うシリアル通信カード試験装置が提供される。 （もっと読む）

【課題】端末情報により特定される端末と、当該端末情報を登録している情報処理装置とを含むシステムにおいて、情報処理装置側でデータロストが発生した場合であっても、情報処理装置と端末との間で端末情報の整合性を保つこと。
【解決手段】端末情報受信部３２は、ＤＰＦ端末１０から送信される端末固有ＩＤと、端末固有ＩＤに対応するメールアドレスとを含む端末情報の少なくとも一部、具体的には端末固有ＩＤを受信する。登録有無検出部３３は、端末情報受信部３２により少なくとも一部取得された端末情報が、ＤＢ４０に登録されているか否かを判定する。端末情報整合部３４は、登録有無検出部３３により端末情報が登録されていない場合、新たなメールアドレスを発行し、端末情報受信部３２に受信された端末固有ＩＤと対応付けて、新たな端末情報としてＤＢ４０に登録すると共に、新たなメールアドレスをＤＰＦ端末１０に送信する。 （もっと読む）

【課題】入出力デバイス内部の異常を早期に検出する。
【解決手段】生成部１１は、パケットを一意に識別するタグを付与した検査用パケットを生成し、送信部１２は、検査用パケットを入出力デバイスへ送信する。受信部１３は、パケットを受信し、第１判定部１４は、受信部１３によって受信された受信パケットのタグに基づいて、該受信パケットが、送信部１２から送信された検査用パケットに対する応答パケットであるか否かを判定する。第２判定部１５は、第１判定部１４によって受信パケットが応答パケットであると判定された場合に、受信パケットを解析して、入出力デバイスが異常であるか否かを判定する。 （もっと読む）

【課題】有線で結ばれるホスト装置とクライアント装置といった通信装置の間でデータ転送を行うインターフェース装置において、ホスト装置からクライアント装置へのデータ転送中にデータ転送を中断することを可能とする。
【解決手段】ホストコントローラ１０２を、デジタル信号を送信手段２００によりストローブ信号とデータ信号とに変換し、データ信号２２１を差動ラインドライバ２０２により一対の差動データ信号２２１ａおよび２２１ｂに変換して一対の差動ラインＤＬ１およびＤＬ２に出力するよう構成し、しかも、クライアントコントローラでは、該差動ラインＤＬ１およびＤＬ２が形成する通信路のインピーダンスを変換するインピーダンス変換手段２０９を設け、ホストコントローラ１０２で、この通信路のインピーダンスの変化を検出するようにした。 （もっと読む）

【課題】ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）エクスプレス・ネットワークにおいて損失されたポステッド・ライト・パケットおよび順序の狂ったポステッド・ライト・パケットを検出する。
【解決手段】ペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）ネットワークにおいてパケットを処理する装置、方法およびコンピュータ・プログラムは、受信側デバイスにおいてＰＣＩｅポステッド・ライト・パケットを受信する手段を提供し、ＰＣＩｅポステッド・ライト・パケットは、受信されるタグ識別子と、リクエスト側デバイスを識別するリクエスト側デバイス識別子とを含む。期待されるタグ識別子が、リクエスト側デバイスに関して判断される。受信されるタグ識別子が、期待されるタグ識別子と比較される。受信されるタグ識別子が期待されるタグ識別子と一致しなければ、エラー・フラグがセットされる。 （もっと読む）

【課題】 CPUインターフェース回路内にステートアクセス数を保持したレジスタを持ち、レジスタの設定値によりCPUからの複数のステートアクセスに対応したCPUインターフェース回路において、動作途中にステートアクセス数を保持したレジスタ値が変化してしまった場合、速やかに所望のステートアクセスに復帰することを課題とする。
【解決手段】 現在のステートアクセス数を保持するレジスタと現在より前のステートアクセス数を保持するレジスタを持ち、比較回路により現在と現在より前のレジスタ値を比較し変化を検知したら、CPUに対して割込み信号を発生する。CPUは割込み信号を検知したらCPUインターフェースに対して復帰処理を行う。 （もっと読む）

【課題】データ量の増加を抑制しつつ、データに誤りがあるか否かを検出することが可能なインターフェース回路を提供する。
【解決手段】インターフェース回路は、記憶回路にアクセスするべく一方の論理レベルまたは他方の論理レベルに変化するアクセス信号が入力され、アクセス信号を記憶回路に出力する第１出力回路と、第１出力回路から出力されたアクセス信号を出力する第２出力回路と、アクセス信号の少なくとも一部が第１出力回路に入力された後、第１出力回路に入力されるアクセス信号の論理レベル及び第２出力回路から出力されるアクセス信号の論理レベルの変化の回数を比較し、第１出力回路に入力されるアクセス信号に基づく所定のアクセスがされたか否かを示す比較信号を出力する比較回路と、を備えることを特徴とする。 （もっと読む）

【課題】 冗長化されたコントローラ間の診断通信に失敗が発生した場合に、故障箇所を特定することを可能とする冗長化制御制御装置を実現する。
【解決手段】 第１コントローラ及び第２コントローラが、シリアルバスを介して相互に通信すると共に、通信バスを介して上位装置と通信し、各コントローラは診断フレームを自側より相手側コントローラに送信するトランシーバーと相手側から送信された診断フレームを受信するレシーバーを具備する冗長化制御装置において、
前記第１コントローラ及び第２コントローラは、
自側トランシーバーの送信データのフィードバックチェック手段と、
相手側からの受信データに対する１ビット誤りまたは多ビット誤りを検出する、誤り検出手段と、
を備える。 （もっと読む）

【課題】ハングアップしたバススレーブ装置を特定することが可能なシリアルバスシステムを提供する。
【解決手段】シリアルデータ線２と、シリアルクロック線３と、それらに接続されるプルアップ抵抗４，５と、バスマスタ装置１２と、バススレーブ装置１４１〜１４４とを備えたシリアルバスシステム１０において、シリアルデータ線２とバススレーブ装置１４１〜１４４との間に駆動抵抗１６１〜１６４を接続し、検出用電源２０を設ける。駆動抵抗１６１〜１６４の抵抗値は互いに異なる。検出用電源２０は、バスマスタ装置１２で検出されたシリアルデータ線２の電圧が０Ｖ近くになったとき、その電圧を引き上げる。バスマスタ装置１２は、検出された電圧に基づいてハングアップしたバススレーブ装置を特定しかつリセットする。 （もっと読む）

【課題】集積回路の実使用現場で発生するソフトウエアでは検知不可能な不具合を回避することを目的とする。
【解決手段】ＬＳＩの集積回路において、バス等の任意の一つ以上の信号の状態をモニタする監視手段と、プログラマブルに任意の値が設定可能な記憶手段と、前記モニタした信号の状態と前記記憶手段に設定した値を比較する比較手段と、比較判定手段の結果に応じて値が変わる信号を出力する出力手段から構成された不具合検出手段を備えたことを特徴とする集積回路等、を提供する。 （もっと読む）