説明

Fターム[5E001AE00]の内容

セラミックコンデンサ (14,384) | 誘電体材料 (3,175)

Fターム[5E001AE00]の下位に属するFターム

Fターム[5E001AE00]に分類される特許

41 - 60 / 94


【課題】セラミック層および内部電極が薄層化された積層セラミックコンデンサを製造するための焼成工程において、内部電極の端縁部分での電極切れ、それに伴う厚みの増大が原因となる絶縁耐性の低下が生じにくいようにする。
【解決手段】積層セラミックコンデンサ11は、誘電体セラミックからなるセラミック素体13と、セラミック素体13の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極14とからなる積層構造を有している。セラミック素体13は、複数の容量形成用セラミック層16と、内部電極14と端縁同士が接するように形成される段差吸収用セラミック層17とを備える。容量形成用セラミック層16はチタン酸塩系セラミックからなり、段差吸収用セラミック層17はCaZrO系セラミックからなる。 (もっと読む)


【課題】小型で高い信頼性を有する集積化受動素子、及び、この集積化受動素子を内蔵した多層配線基板を提供する。
【解決手段】集積化受動素子は、基板101上に、下部電極102、第一の絶縁膜103、及び、上部電極104から成る第一のキャパシタと、上部電極104、上部電極104を覆う第二の絶縁膜105、及び、下部電極102に接続され第二の絶縁膜上に形成した外部電極107aから成る第二のキャパシタと、上部電極に接続され、外部電極と同層に形成された導電体106から成る抵抗体とを有する。 (もっと読む)


【課題】 本発明は、無機粉末や導電粉末の分散性及び塗工性に優れた塗工ペーストを提供する。
【解決手段】 本発明の塗工ペーストは、積層型電子部品に用いられる塗工ペーストであって、平均粒径が0.01〜1μmの有機微粒子を0.01〜20重量%含有していることを特徴とするので、導電粉末や無機粉末の分散性及び塗工性に優れており、優れた精度で印刷することができ、更に、塗工ペーストに導電粉末を含有させることによって導電ペーストとして用いることができ、この導電ペーストは焼成後の脱脂性に優れていることから、優れた電気特性を有する塗膜を形成することができる。 (もっと読む)


純粋な成分A及びBの2つの相の混合物を含むセラミックの混合システムが、提案される。相Aは、BiNbOの立方晶−正方晶変態をベースとし、相Bは、Bi(Zn2/3Nb4/3)Oの単斜晶パイロクロア変態をベースとする。これからなるセラミック体の電気的特性は、コンデンサ及びインダクタが集積化された多層構造を有する部品に適した材料をなす。これは、データ処理又は信号処理に使用され得る。 (もっと読む)


【課題】厚さが2〜3μm程度以下であるセラミックグリーンシート層であっても、紫外線照射による硬化を十分に進めることができるセラミックグリーンシート組成物を提供する。
【解決手段】セラミックグリーンシート組成物を、セラミック粉末、アクリレート化したポリビニルブチラール樹脂、架橋剤及び重合開始剤を含有させて構成する。そして、前記架橋剤として2種類以上のアクリレートモノマーを含有させるか、または、前記重合開始剤として2種類以上の光重合開始剤を含有させる。または、前記架橋剤として2種類以上のアクリレートモノマーを含有させ、かつ、前記重合開始剤として2種類以上の光重合開始剤を含有させる。 (もっと読む)


【課題】グリーンシートの表面平滑性を向上させると供に、グリーンシートの接着性も向上させることができるセラミックペーストと、その製造方法、およびそのセラミックペーストを用いて製造される積層型セラミック電子部品の製造方法を提供すること。
【解決手段】 本発明に係るセラミックペーストは、バインダ樹脂と、一般式C(COOR)(COOR’)で表されるフタル酸エステル系可塑剤と、を含み、一般式C(COOR)(COOR’)において、炭化水素基Rに含まれる炭素数、および炭化水素基R’に含まれる炭素数の少なくともいずれかが、8〜10であることを特徴とする。 (もっと読む)


【課題】 水系溶剤を用いてもクラックや柚子肌などの各種欠陥を発生させることなく、安定してシートの厚膜化が可能な水系セラミックグリーンシート用塗料組成物、セラミックグリーンシートの製造方法およびセラミック電子部品の製造方法を提供すること。
【解決手段】 セラミック原料と、バインダ樹脂と、分散剤と、湿潤剤と、溶剤水とを少なくとも有する水系セラミックグリーンシート用塗料組成物であって、湿潤剤が、フッ素系湿潤剤、琥珀酸系湿潤剤、アセチレンジオール系湿潤剤の内のいずれか一つ以上である。好ましくは、湿潤剤が、前記セラミック原料に含まれる誘電体原料100質量部に対して、0.01〜5質量部の含有量で含まれる。特に好ましくは、アセチレンジオール系湿潤剤が用いられる。
(もっと読む)


【課題】誘電体層を薄層化しても、比誘電率と容量温度特性とを両立できる誘電体磁器組成物およびその製造方法を提供すること。
【解決手段】 BaTiOを含む主成分と、R1の酸化物(R1は、9配位時のイオン半径が108pm未満の希土類元素から選ばれる少なくとも1種)を含む第4副成分と、R2の酸化物(R2は、9配位時のイオン半径が108〜113pmの希土類元素から選ばれる少なくとも1種)を含む第5副成分とを含有する誘電体磁器組成物の製造方法であって、主成分原料と、第4および/または第5副成分の原料の一部とを予め反応させ、反応済原料を得る工程と、反応済原料に、残りの第4および第5副成分の原料を添加する工程とを有し、最終的に得られる誘電体磁器組成物中におけるR1のモル数M1とR2のモル数M2の比M1/M2が、4<M1/M2≦100である。 (もっと読む)


【課題】グリーンシートの表面に電極パターン層を形成する際に、シートアタックが発生せず、電子部品のショート不良率が少ない積層型セラミック電子部品の製造方法を提供すること。
【解決手段】支持体20の表面に第1塗料から成る第1グリーンシート10aを形成する。第1グリーンシート10aの表面に第2塗料から成る第1電極パターン層12aを形成する。第1電極パターン層12aが形成された第1グリーンシート10aの表面に第3塗料から成る第2グリーンシート10bを形成する。第2グリーンシート10bの表面に第4塗料から成る第2電極パターン層12bを形成する。第2電極パターン層12bが形成された第2グリーンシート10bの表面に、第1塗料から成る第3グリーンシート10cを形成する。第1塗料に対して第2塗料は非相溶である。第1塗料および第2塗料に対して第3塗料は非相溶である。第3塗料に対して第4塗料は非相溶である。 (もっと読む)


【課題】積層セラミックコンデンサの誘電体セラミック層が薄層化されても、良好なバイアス特性を与えることができる、誘電体セラミック層を構成するための誘電体セラミックを提供する。
【解決手段】ABO(Aは、Ba等であり、Bは、Ti等である。)を主成分とし、さらに副成分として希土類元素を含み、結晶粒子21と結晶粒界とを備える、誘電体セラミック。90%以上の結晶粒子21において、希土類元素/Tiモル比が0.03〜0.10である表層部22と希土類元素/Tiモル比が0.01以下である内部23とを有し、表層部22の平均厚みの、結晶粒子21の直径に対する比が0.01〜0.10である。 (もっと読む)


【課題】優れた緻密性を有し、絶縁破壊が起こり難いアルカリニオブ系化合物からなる鉛フリー圧電セラミックスを提供すること。
【解決手段】組成式ABO3(Aは、Li+Na+Kであり、Bは、Nb、Nb+Ta、Nb+Sb、Nb+Ta、又はNb+Ta+Sb、Oは酸素)で表されるアルカリニオブ系化合物を主相とする多結晶体1よりなる鉛フリー圧電セラミックスである。多結晶体1は、これを構成する結晶粒として、組成式ABO3の範囲内で互いに組成が異なるコア粒子2とシェル粒子3とを有する。多結晶体1において、コア粒子2とシェル粒子3は、コア粒子2を取り囲むように複数のシェル粒子3が配されてなる擬コアシェル構造の複合粒子4を形成している。 (もっと読む)


【課題】薄膜キャパシタが内蔵された印刷回路基板の製造方法を提供する。
【解決手段】薄膜キャパシタ内蔵型印刷回路基板の製造方法は、絶縁物基材110上に第1マスクを用いて導電性金属をスパッタリングして下部電極120を形成する工程と、上記下部電極に第2マスクを用いて誘電体材料をスパッタリングして下部電極の一部とその一側端部を囲う誘電体層130を形成する工程と、上記誘電体層上と上記誘電体層が接する基材上に第3マスクを用いて導電性金属をスパッタリングして上部電極150を形成する工程と、上記上部電極が形成された積層体上に絶縁層170を積層した後、上記絶縁層の表面と上記下部電極との間、そして上記絶縁層の表面と上記基材上に形成された上部電極との間にビアホールを形成する工程と、上記ビアホールが形成された積層体を無電解及び電解銅メッキする工程とを含む。 (もっと読む)


【課題】従来から、周囲の温度が高くなってもリーク特性が劣化せず十分なリーク特性を有する薄膜コンデンサ素子が求められている。そこで、本発明では、高温環境下でも比誘電率が高く、且つリーク特性が良好で、さらに製造容易な薄膜誘電体を提供することを目的とする。
【解決手段】本発明に係る薄膜誘電体は、組成式が(Sr1−xCaTiOで表されるチタン酸ストロンチウムカルシウムを含む薄膜誘電体であって、前記組成式中のx、yを0.2≦x≦0.6で且つ0.97≦y≦1.10としたことを特徴とする。 (もっと読む)


【課題】電極からの誘電体膜の剥離を十分に防止できるキャパシタを提供すること。
【解決手段】本発明は、第1電極2と、第2電極4と、第1電極2及び第2電極4間に設けられる誘電体膜3とを備え、誘電体膜3が窒化珪素を含み、誘電体膜3において、下記式A=(Siの原子数)/(Nの原子数)で表されるAが0.70以下であるキャパシタ100である。このキャパシタ100によれば、第1電極2及び第2電極4からの誘電体膜3の剥離を十分に防止することが可能となる。 (もっと読む)


【課題】容量温度特性が良好でありながら、良好な高温加速寿命を実現する誘電体磁器組成物および電子部品を提供すること。
【解決手段】誘電体粒子と、これら誘電体粒子の間に存在する粒界相とを有する誘電体磁器組成物であって、前記粒界相に含まれるSiおよび/またはA元素(ただし、Aは、6配位時の有効イオン半径が0.065nm〜0.085nmの陽イオン元素群から選択される少なくとも1種)の濃度を測定した場合に、前記Siおよび/またはA元素の濃度が粒界相内の位置によってばらついており、粒界相内の前記Siおよび/またはA元素の濃度のばらつきが、CV値で、10%よりも大きく、58%未満である。 (もっと読む)


【課題】高誘電率かつ比誘電率の温度係数の小さい誘電体磁器を提供する。
【解決手段】Ba、YおよびTiを主成分とする複合酸化物の第1結晶相と、Ca、ZrおよびTiを主成分とする複合酸化物の第2結晶相と、を主結晶相とすることを特徴とするものであり、また、上記誘電体磁器では、Ba、YおよびTiを主成分とする複合酸化物の第1結晶相をaモル、Ca、ZrおよびTiを主成分とする複合酸化物の第2結晶相をbモルとしたときに、0.15≦a≦0.2、0.8≦b≦0.85、a+b=1の範囲である。 (もっと読む)


【課題】ペロブスカイト型酸化物に従来よりも少ない焼結助剤を用いて低い温度で焼成することにより、高誘電率な誘電体磁器及びその製造方法を提供する。
【解決手段】前記焼結助剤は、一定量を境に、その含有量の増加にしたがって緻密化温度が低下し、その含有量の減少にしたがって緻密化温度が低下した後に上昇する特性を有するものであり、かつ、前記焼結助剤の含有量は、前記一定量よりも少なく緻密化温度の低い領域にある量である。前記ペロブスカイト型酸化物は、ABO3の一般式で表され、A-site/B-site比が0.98〜1.03であり、前記焼結助剤は、B及びLi、又はBの一部をSiで置換したB、Li及びSiであり、B、Li及びSiの含有量が、前記ペロブスカイト型酸化物100モル%に対し、B23、Li2O及びSiO2に換算して0.1〜4.0モル%である。 (もっと読む)


【課題】低温で所望の誘電特性を有する非晶質常誘電体薄膜を形成すると共に製品の信頼性を高めることの出来る薄膜キャパシタが内蔵された印刷回路基板及びその製造方法を提供する。
【解決手段】絶縁基材31a上に順次下部電極33と、上記下部電極上に形成された非晶質常誘電体膜35と、上記常誘電体膜上に形成された金属シード層37と、上記金属シード層上に形成されたその表面粗度Raが300nm以上である上部電極39と、を形成して薄膜キャパシタが内蔵された印刷回路基板30とする。この場合、上記下部電極33は無電解メッキで形成された部分33aと電解メッキで形成された部分33bとを含む。 (もっと読む)


【課題】薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板を提供する。
【解決手段】絶縁基材21a上に、無電解メッキで形成された部分23aと電解メッキで形成された部分23bを含む下部電極23を形成する工程と、上記下部電極上に低温成膜工程によって非晶質常誘電体膜25を形成する工程と、上記常誘電体膜上に無電解メッキ工程によって金属シード層27を形成する工程と、上記金属シード層上に電解メッキ工程を利用して上部電極29を形成する工程とを含み(上部電極29上に絶縁基板21bを設けてもよい)、薄膜キャパシタを内蔵した印刷回路基板の製造方法及びこの製造方法で製造された薄膜キャパシタを内蔵した印刷回路基板20である。 (もっと読む)


【課題】コンデンサの構成を改良して全体のインダクタンスを小さくすること。
【解決手段】低インダクタンスのコンデンサが、誘電体層の間に配置されてマウント面にほぼ垂直になるように方向付けされた電極を含む。ターミネーションランドの形成場所を決定して、電流ループ面積を減らすこと、したがって、部品インダクタンスを減らすことを目的とする、ランド間の狭い、制御された間隔を定義するために、デバイス周辺部に沿って垂直電極を露出する。インターデジット式ターミネーションにより、電流ループ面積、したがって、部品の等価直列インダクタンス(ESL)をさらに減らすことが可能である。ターミネーションは、様々な無電解めっき技術によって形成可能であり、回路基板パッドに直接はんだ付けすることが可能である。 (もっと読む)


41 - 60 / 94