【課題】熱膨張率の差によるスルーホールビアのクラックを防止する。
【解決手段】配線基板は、カーボン繊維を含む板状の基材と、前記基材の表面に形成された配線層と、前記基材を貫通する第１の貫通孔と、前記第１の貫通孔の内壁に形成され第２の貫通孔を有する第１の樹脂層と、前記第２の貫通孔の内壁に形成された第１の導電層とを有する第１のビアと、前記基材を貫通する第３の貫通孔と、前記第３の貫通孔の内壁に形成された第２の導電層とを有する第２のビアとを含み、前記第３の貫通孔の内径は、前記第２の貫通孔の内径より大きい。 （もっと読む）

【課題】プリント基板に実装された電子部品を樹脂封止する際、型締め圧力によるプリント基板の変形を防ぐことの可能なプリント基板、および樹脂封止モジュールの製造方法を提供する。
【解決手段】本発明の一実施形態によるプリント基板は、一対のモールド金型によりプリント基板１０の厚さ方向に印加される型締め圧力を受ける耐圧部材２０を備え、
耐圧部材２０は、プリント基板１０を厚さ方向に貫通し且つ厚さ方向で孔径の変化する多段貫通孔に配設され、プリント基板１０よりも圧縮強度の高い材料からなることを特徴とする。 （もっと読む）

【課題】ノイズ成分に対して効果的に対策された多層基板の提供を目的とする。
【解決手段】導電パターンが形成された第一の表面層及び第二の表面層と、前記第一及び第二の表面層の間に設けられたグランド層と、前記第一及び第二の表面層の間に設けられた電源層と、を備えて構成される多層基板において、前記第一の表面層に形成された導電パターンと前記第二の表面層に形成された導電パターンとの間を貫通するよう形成されたビアホールと、前記第一の表面層又は前記第二の表面層のいずれかにおいて、前記ビアホールと接続するよう形成された導体パッドと、を有し、前記導体パッドが、３ＰＦから５ＰＦの容量を備える。 （もっと読む）

【課題】簡単な構成で、パターン重複部分での特性インピーダンスの整合を容易に実現することが可能な回路基板を提供する。
【解決手段】電気的絶縁層５を介して順に積層配置された、グランド層２と、信号伝送配線３と、グランドパターン４とを備えた回路基板１である。グランド層２の、信号伝送配線３とグランドパターン４との重複部分をグランド層２に正射影したときの射影領域を少なくとも含む部分６が除去されている。 （もっと読む）

【課題】配線基板と電気絶縁層を積層して一体化した多層配線基板において、電気絶縁層に形成されたビアと、配線基板に形成されたビアランド間の接続信頼性を向上させる。
【解決手段】貫通するビアホールに導電性ペーストが充填されて形成されたビア２０２を有する電気絶縁層２０１の表裏の、ビアに対応する位置に、ビアの、電気絶縁層の面方向の断面積より大きいビアランド２０７が形成された多層配線基板２５１、２５２が積層して一体化され、少なくとも一方の多層配線基板には、電気絶縁層に埋め込まれた電子部品が実装されている。ビアとビアランドとの間には、一部隙間２０５が形成されており、ビアと接触するビアランドの接触面積は、ビアの断面積の２０％以上７５％以下である。 （もっと読む）

【課題】多層基板の内層と外層とを接続する貫通ビアホールのインピーダンスを制御する。
【解決手段】一方の基板表面の導体層に形成された外層パターンと内層パターンとの間に、内層パターンを非貫通であって、グランドに接続されるベリードビアホール、ベリードビアホールの内側に形成された管状の絶縁体、及び、管状絶縁体の管内面に形成され、外層パターンと内層パターンとを少なくとも接続する貫通ビアホールを設ける。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】接地用のスルーホール導体５Ｇおよびこれに接続される接地用の外部接続パッド８Ｇと電源用のスルーホール導体５Ｐおよびこれに接続された電源用の外部接続パット８Ｐとが互いに隣接して配置されており、接地用のスルーホール導体５Ｇと接地用の外部接続パッド８Ｇとをそれぞれ２箇所ずつで接続する接地用のビア接続経路６Ｇｂおよび電源用のスルーホール導体５Ｐとの電源用の外部接続パッド８Ｐとをそれぞれ２箇所ずつで接続する電源用のビア接続経路６Ｐｂと、を有する配線基板であって、接地用のビア接続経路６Ｇｂと電源用のビア接続経路６Ｐｂとは、互いに向き合う方向に片寄って配置されている。 （もっと読む）

【課題】コンデンサ実装後に半導体パッケージ基板出荷する場合の電気検査において、コンデンサを破壊することなく絶縁性を保証でき、検査工程を増やすことがない検査方法、半導体パッケージ基板を提供する。
【解決手段】フリップチップＢＧＡパッケージ用基板１上にコンデンサ１３を実装するための１対の金属バンプ１５のうち、少なくとも一方に接続する金属配線５の一部が検査用プローブＢ−１、Ｂ−２との接触のためソルダーレジスト４’から露出され、露出されているパッド部１０がコンデンサ１３と導通するパッド部１０ａ、コンデンサ１３と導通しないパッド部１０ｂとに分離されていて、パッド部１０ａ、１０ｂのそれぞれに検査用プローブＢ−１、Ｂ−２を接触させて電気検査を行う。 （もっと読む）

【課題】芯材を備えない層間絶縁層をコア基板に積層しても反りの生じないプリント配線板を提供する。
【解決手段】ガラスクロスの芯材にガラスエポキシ樹脂を含浸させたコア基板３０に無機粒子を添加して、熱膨張係数（ＣＴＥ）を２０〜４０ｐｐｍまで低下させている。そして、コア基板３０の厚みａを０．２mmに、上面側の第１層間絶縁層５０Ａの厚みｂを０．１mmに、下面側の第２層間絶縁層５０Ｂの厚みｃを０．１mmに設定してある。これにより、薄いコア基板３０と、芯材を備えない層間絶縁層５０Ａ、５０Ｂとを用いて、プリント配線板に反りを発生させない。 （もっと読む）

【課題】絶縁層の上下面の複数の配線導体を電気的に接続する貫通導体が貫通孔の内側面から剥がれることを抑制することが可能な配線基板を提供する。
【解決手段】セラミック焼結体からなり、厚み方向に貫通する貫通孔３を有する絶縁板１と、貫通孔３内に充填された貫通導体２とを備える配線基板であって、貫通孔３の内側面と貫通導体２の側面との間に、内部に空隙４ａを含んだ焼結体からなる緩衝層４が介在している配線基板である。貫通導体２の熱膨張を、空隙４ａを含んだ緩衝層４の変形によって吸収することができるため、貫通導体２の長さ方向の膨張を抑制して、貫通導体２の絶縁板１からの突出を抑制できる。 （もっと読む）

【課題】本発明は、補強層に設けた開口部に機能素子を内蔵する場合に、応力の局所的な集中を緩和し、かつ応力の発生を低減できる機能素子内蔵基板を提供することを目的とする。
【解決手段】本発明は、電極端子を有する機能素子と、該機能素子が配置され、かつ該機能素子の角部と対向する部分が湾曲形状となっている開口部を有する補強層と、前記開口部に配置される前記機能素子と前記補強層との間に配置される充填樹脂と、前記充填樹脂に形成される応力緩和ビアと、前記機能素子の前記電極端子が配置されている面側に該電極端子と電気的に接続される第１の配線層と、を有することを特徴とする機能素子内蔵基板である。 （もっと読む）

【課題】反りを低減可能であると共に、高密度化にも対応可能な配線基板を提供すること。
【解決手段】複数の配線層と、同一組成の絶縁性樹脂から構成された複数の絶縁層とが交互に積層され、第１の主面及びその反対面である第２の主面を有する配線基板であって、前記第１の主面に最も近い第１の絶縁層から露出する第１のピッチで配置された第１の電極パッドと、前記第２の主面に最も近い第２の絶縁層に隣接する第３の絶縁層上に設けられ、前記第２の絶縁層の開口部から露出する、前記第１のピッチよりも広い第２のピッチで配置された第２の電極パッドと、前記第３の絶縁層に設けられ、前記第２の電極パッドと前記第３の絶縁層が被覆する配線層とを電気的に接続する導体が形成された貫通孔と、を有し、前記貫通孔の前記第２の電極パッド側の径は、前記貫通孔の前記第３の絶縁層が被覆する配線層側の径よりも大きく、前記第２の絶縁層は、補強部材を備えている。 （もっと読む）

【課題】接着層の絶縁性が劣化することを防止するとともに、接合の信頼性が低下することを防止することを課題とする。
【解決手段】積層回路基板１は、基板１０Ａおよび基板１０Ｂの接続ランド１２同士が導電材料１３により接合され、複数の配線パターン１１が電気的に結合された多層構造のプリント配線基板である。また、積層回路基板１は、基板１０Ａと基板１０Ｂとの間に、ランド１２同士を接合するための貫通孔３１が形成されたプレート３０を有する。プレート３０は、導電材料１３を形成する位置に対応する貫通孔３１があり、貫通孔３１の径の大きさが導電材料１３の充填径よりも大きい。 （もっと読む）

【課題】小径のステップビア構造を有する多層フレキシブルプリント配線板を安価に且つ安定的に製造する方法を提供する。
【解決手段】可撓性の絶縁ベース材１１と、接着剤層２４を介して絶縁ベース材１１の裏面に積層された絶縁ベース材２１と、絶縁ベース材１１を貫通する上穴２６、及び接着剤層２４及び可撓性絶縁ベース材２１を貫通し、底面にランド部３１が露出した下穴２７を有するステップビアホール２５と、絶縁ベース材１１の表面に形成されたランド部３０と、絶縁ベース材１１の裏面に形成されたランド部１７ｂと、ランド部３０とランド部１７ｂを接続する層間導電路２９ａ、及びランド部３１とランド部１７ｂを接続する層間導電路２９ｂを有するステップビア２９とを備える。出発材料の可撓性ベース材料のロール方向に対する上穴２６と下穴２７の径の差が、前記ロール方向と垂直な方向に対する上穴２６と下穴２７の径の差よりも大きい。 （もっと読む）

【課題】電源ビアの抵抗を上げることなく、配線の設計自由度が高く、インピーダンスマッチングを良好に取ることが可能な配線基板を提供する。
【解決手段】配線基板１は、少なくとも１つの信号層１０Ｓと、少なくとも１つのグランド層１０Ｇと、少なくとも１つの電源層１０Ｖと、半導体素子チップが実装される一方の基板面２１上の配線３１と他方の基板面２２上の配線３２と電源層１０Ｖとを電気的に導通する少なくとも１つの電源ビア４０Ｖと、複数の半導体素子チップ間の信号伝送がなされる信号配線とを備え、電源層１０Ｖが信号配線より一方の基板面２１側に設けられたものである。電源ビア４０Ｖは、一方の基板面２１から電源層１０Ｖまで形成された相対的に孔径の大きい大孔径部４１Ｖと、電源層１０Ｖから他方の基板面２２まで形成された相対的に孔径の小さい小孔径部４２Ｖとからなる。 （もっと読む）

【課題】層間接続導体部の近傍にクラックが発生することを抑制し、基板の破壊を防止して、突出部材の接合強度を高めることができる多層セラミック基板及びその製造方法を提供する。
【解決手段】スタッド２３の底面の外周におけるロウ材層５９の外接円と、最表面の低温焼成セラミック層において表面金属層５７の周りに配置されるビア５５の面積中心との間の距離Ｚが２．５ｍｍ以上、スタッド２３の底面の面積中心を中心にして、表面金属層５７の半径方向の長さＭＬと、ロウ材層５９の底面の同じ半径方向の長さＲＬとの差（ＭＬ−ＲＬ）がスタッド２３の外周の全周にわたり０．６５ｍｍ以上、スタッド２３の底面の面積中心を中心にして、スタッド２３に最も近いビア５５の面積中心までの半径方向における長さＶＬとスタッド２３の底面の同じ半径方向における長さＳＬとの比（ＶＬ／ＳＬ）が１．６〜２．０である。 （もっと読む）

【課題】信号配線に例えば２．５ＧＨｚを超える高速信号を低損失で良好に伝送させることが可能であるとともに、良好な電源供給が可能な配線基板を提供すること。
【解決手段】外周部および中央部に多数のスルーホール５を有するコア基板１の上下面にビルドアップ絶縁層２を介して信号配線および接地配線および電源配線を含むビルドアップ配線層３を積層してなる配線基板であって、前記外周部に小径スルーホール５Ｓを第１の隣接間隔で配列するとともに前記中央部に大径スルーホール５Ｌを前記第１の隣接間隔以下の第２の隣接間隔で配置し、小径スルーホール５Ｓに信号線を接続するとともに大径スルーホール５Ｌに接地配線および電源配線を接続した。 （もっと読む）

【課題】高密度な配線パターンを形成して、確実に導電性ペーストによる層間接続を行うことができる回路基板の製造方法を提供する。
【解決手段】基板１１の一方の側の銅箔１２の表面にマスキングテープ１５を貼り付ける。マスキングテープ１５及び銅箔１２に開口部１５ａ，１２ａを形成し、開口部１２ａに連通して、基板１１にビアホール１６を形成する。ビアホール１６内に導電性ペースト１８を充填し、マスキングテープ１５を剥離して、導電性ペースト１８を熱プレスする。ビアホール１６の導電性ペースト１８を押圧してリベット状に形成し、表面にエッチングレジスト１９ａを設ける。ビアホール１６上のエッチングレジスト１９ａの大きさを、銅箔１２による所望のランド部２０の大きさよりも小さく形成する。エッチング時に、ビアホール１６周辺の広がり部１８ａについて、その周縁部をエッチングにより除去するとともに、一部を残してエッチングを終了する。 （もっと読む）

【課題】直流抵抗を下げつつも、接続導体がコイルの内周側の領域に入り込むことを抑制し、信頼性が向上された積層型電子部品を提供する。
【解決手段】引出導体用スルーホール導体７１に比して、第一並列接続用スルーホール導体６５の直径を大きくすることで、第一並列接続用スルーホール導体６５を、積層圧着時に引出導体用スルーホール導体７１の食い込みを受け止める支持部材として機能させる。これによって、第一接続導体２１の導体端部２１ｂ及び第二接続導体２３の導体端部２３ｂの沈みを抑制する。更に、第一並列接続用スルーホール導体６５が第二接続導体２３の導体端部２３ｂに対して当接する部分の面積を大きくすることによって導体端部２３ｂに作用する圧力を分散させる。従って、第二接続導体２３の導体端部２３ｂに対する第一並列接続用スルーホール導体６５の食い込み量を低減する。 （もっと読む）

【課題】コア基板のキャビティ加工方法を提供する。
【解決手段】本発明に係るコア基板のキャビティ加工方法は、コア基板の一面に回路パターンにより区画される第１加工領域を形成する工程と、コア基板の他面に回路パターンにより区画される第２加工領域を形成する工程と、コア基板の一面から第１加工領域を全て除去してキャビティを加工する工程と、を含む。 （もっと読む）