【課題】オーミックコンタクトを有効に形成し、デバイスの操作特性を向上させる、ｐ型ひずみInGaNベース層を有するGaNへテロ接合バイポーラトランジスタおよびその製造方法を提供する。
【解決手段】ｐ型ひずみInGaNベース層を有する窒化ガリウムへテロ接合バイポーラトランジスタが提供され、窒化ガリウムへテロ接合バイポーラトランジスタが、基板、基板上に設置される高濃度ドープしたコレクタ接触層、前記コレクタ接触層上に設置される低濃度ドープしたコレクタ層、前記コレクタ層上のｐ型ベース層、前記ｐ型ベース層上に設置された高濃度ドープしたｐ型ひずみInGaNベース層、前記ｐ型ひずみInGaNベース層上に設置されるエミッタ層、前記エミッタ層上に設置される高濃度ドープしたエミッタ接触層および前記エミッタ接触層上、前記ｐ型ひずみInGaNベース層上、および前記コレクタ接触層上にそれぞれ設置される、エミッタ金属電極、ベース金属電極およびコレクタ金属電極を含む。 （もっと読む）

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の厚いＡｌＢＧａＮ層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。 （もっと読む）

【課題】 信頼性に優れたヘテロバイポーラトランジスタを含む半導体装置において、ニー電圧（Ｖk）の十分な低減を可能としながら、ベースコンタクト形成が容易であるデバイス構造を提供すること。
【解決手段】 少なくともエミッタ層とベース層とコレクタ層（更にはサブコレクタ層）とを有するヘテロ接合型バイポーラトランジスタ等又はそれを主要な構成要素とする半導体装置において、前記エミッタ層及び前記コレクタ層の双方が、高濃度に不純物が添加された高濃度薄層５、９をそれぞれ有し、これらの高濃度薄層の不純物濃度は隣接する半導体層４、６、８、１０の不純物濃度よりも高いことを特徴とする半導体装置。 （もっと読む）

【課題】 ＨＢＴセル内での発熱均一性を保ち、かつ、高周波帯域の利得特性を向上させたバイポーラトランジスタを提供する。
【解決手段】 ベースメサフィンガー（エミッタレッジ層１５、ベース層１６及びコレクタ層１７）を２本のコレクタフィンガー（コレクタ電極１３）で挟み、ベースメサフィンガー上に１本のベースフィンガー（ベース電極１２）及びその両側の２本のエミッタフィンガー（エミッタ層１４及びエミッタ電極１１）を形成した構造である。２本のエミッタフィンガーは、ベースフィンガーを基準に対称の位置に形成される。 （もっと読む）

【課題】 逆電圧に対する保護回路を備えた発光素子の小型化、高出力・高効率化を可能とする発光装置を提供する。
【解決手段】半導体発光素子に、その逆方向電圧に対する保護回路として、バイポーラトランジスタを備えている半導体発光装置であり、その保護回路は、バイポーラトランジスタのベースコレクタ間を短絡し、半導体発光素子の極性に対して、エミッタ−ベース間の極性が逆向きになるように半導体素子回路と並列接続されている構成からなる。 （もっと読む）

本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。
（もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

本発明は、エミッター領域（１）と、ベース領域（２）と、第一、第二及び第三の接続導体を具えるコレクタ領域（３）とを有するバイポーラトランジスタを具える半導体本体（１１）及び基板（１１）を有する半導体デバイスであって、エミッター領域（１）は、スペーサ（４）を設けたメサ形のエミッター接続領域（１Ａ）と、それに隣接し多結晶シリコンからなる一の導電領域（２ＡＡ）をもつベース接続領域（２Ａ）とを具える。本発明に従うデバイス（１０）において、ベース接続領域（２Ａ）は、他の導電領域（２ＡＢ）を有し、多結晶シリコンからなる一の導電領域（２ＡＡ）とベース領域（２）との間に位置決めされ、多結晶シリコンからなる一の導電領域（２ＡＡ）の選択エッチングが可能な材料で構成される。このようなデバイス（１０）は、本発明に従う方法によって製造することが容易であり、そのバイポーラトランジスタは優れたＲＦ性質を具備する。
（もっと読む）

【課題】近接する２つの素子間に高濃度不純物領域を配置し、フローティング電位またはＧＮＤ電位を印加することにより２つの素子間のアイソレーションを向上させる手法は、漏れた高周波信号のパワーが大きい場合に高濃度不純物領域の電位が変動してしまう。このため、結果として２つの素子間のアイソレーションが十分確保できなくなる問題があった。
【解決手段】近接する２つの素子間に伝導領域または金属層による分離素子を配置する。分離素子は高抵抗素子を接続し、直流端子パッドに接続する。また直流端子パッドから分離素子に至る接続経路は電位が高周波振動しない経路とする。これにより、少なくとも一方に高周波信号が伝搬する２つの素子の間に高周波ＧＮＤ電位を配置したこととなり、２つの素子間の高周波信号の漏れを防止できる。 （もっと読む）

【課題】 良好な高周波信号の分離特性を有する半導体装置を提供する。
【解決手段】 半導体素子がそれぞれ形成された複数の素子領域１と、２つの素子領域１を分離する素子分離領域２とを備え、素子領域１及び素子分離領域２は、半導体基板３の表面側に形成され、素子分離領域２は、電位が固定された金属層５と、半導体基板３の表面から深さ方向に延び、金属層５を覆う絶縁層６とを有し、金属層５は、深さ方向に向けて絶縁層６から突出している。 （もっと読む）

【課題】 高周波領域に於ける半導体装置の特性を向上させる。
【解決手段】 本発明の半導体装置２０Ａは、半導体基板２５の表面に活性領域２１と接続されたエミッタパッド電極２３Ｅ、コレクタパッド電極２３Ｃおよびベースパッド電極２３Ｂが形成されている。更に、半導体基板２５の裏面には、裏面電極２６が形成されている。更に、接地電位と接続されるエミッタパッド電極２３Ｅは、半導体基板２５を厚み方向に貫通する貫通電極２４Ａを介して、裏面電極２６と接続されている。 （もっと読む）

【課題】 エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴを実現する。
【解決手段】 高濃度ｎ型の第１サブコレクタ層１０２上に、バンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層１０８と、ｉ型又は低濃度ｎ型のコレクタ層１０３と、高濃度ｐ型のベース層１０４と、バンドギャップの大きい材料からなるｎ型のエミッタ層１０５と、高濃度ｎ型のエミッタキャップ層１０６と、バンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層１０７とが順次形成されている。エミッタコンタクト層１０７からは、エミッタ電極を兼ねる配線１１５Ａが引き出され、エミッタ層１０５からは、ベース電極を兼ねる配線１１５Ｂが引き出され、第２サブコレクタ層１０８からは、コレクタ電極を兼ねる配線１１５Ｃが引き出されている。 （もっと読む）

【課題】 製造に多くの工数を必要とせず、回路特性変動を抑制することが可能である半導体装置を提供する。
【解決手段】 シリコン基板１に形成されたＮＰＮトランジスタＱ１と、シリコン基板１に形成された複数の抵抗領域８から構成され、ＮＰＮトランジスタＱ１にＮＰＮトランジスタＱ１のｈＦＥに対応したバイアス電圧を与えるための抵抗素子と、複数の抵抗領域８のうちの、抵抗素子の抵抗として機能する抵抗領域８とＮＰＮトランジスタＱ１とを接続する配線２３ａとを備える。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタにおいて、信頼性が高く、低コストのトランジスタを提供する。
【解決手段】 基板と、前記基板上に形成された第１導電型のコレクタ領域と、前記コレクタ領域上に形成された第２導電型のベース領域と、前記ベース領域上に形成された第１導電型のエミッタ領域と、を有するヘテロ接合バイポーラトランジスタであって、前記エミッタ領域が、Ｉｎ_ｘ（Ｇａ_ｙＡｌ_１−ｙ）_１−ｘＡｓ（０≦ｘ≦１、０≦ｙ≦１）からなるアンドープ層と、前記アンドープ層の表面の一部にメサ状に形成され前記アンドープ層と格子整合する材料からなり前記アンドープ層よりも第１導電型不純物濃度が高い第１導電型のメサ構造部と、を有し、前記メサ構造部の側面と、前記アンドープ層の前記表面のうちの前記メサ構造部を囲む領域と、が金属保護層により覆われ、前記金属保護層が、前記アンドープ層とショットキー接合を形成し、真空蒸着により形成可能な材料からなることを特徴とするヘテロ接合バイポーラトランジスタを提供する。 （もっと読む）

【課題】チップサイズパッケージの半導体装置においては、半導体基板６０がスリット孔８０で分離される構造のために樹脂層７８で同一平面に支持固定される必要があるが、絶縁膜７４と接着しかつ均一の厚みであるので、まだ十分な強度を得られていない実用上の大きな問題点があった。
【解決手段】本発明の半導体装置は、第１の領域１２および第２の領域１３、１４を有する半導体基板と、第１の領域１２と第２の領域１３、１４を分離するダイシング溝３０と、ダイシング溝３０に隣接する半導体基板１０の第１の領域１２および第２の領域１３、１４表面に設け半導体基板１０を露出する段差部分３１と、段差部分３１を含み半導体基板の第１の領域１２および第２の領域１３、１４の表面に半導体基板１０を一体に支持する樹脂層３４とを備え、段差部分３１と樹脂層３４の密着度を向上させている。 （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

【課題】エミッタ、ベース、コレクタ電極を同一にすることで大幅な工程削減と微細化を実現するとともに、ヘテロ接合型バイポーラトランジスタ特性の安定化を実現した半導体装置を提供する。
【解決手段】エミッタ構造、ベース構造、コレクタ構造の１Ｅ１９／ｃｍ^３以上のｎ++ＩnＧaＡs層１０４，４０８、ｐ+ＧaＡs層３０２のノンアロイ層を配することで各電極構造を同一構造化することが可能となり、また各電極構造の各半導体層のキャリアの高濃度と低濃度もしくは混晶比の連続性を持たせることによりヘテロ接合型バイポーラトランジスタ特性の安定化が図れる。 （もっと読む）

【課題】IV族元素半導体、III−Ｖ族化合物半導体、II−Ｖ族化合物半導体、IV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成る基板上に作製された高耐圧電子デバイスおよび耐環境電子デバイスを提供する。
【解決手段】本発明においては、ダイオードやトランジスタ等の電子デバイス中で電子又は正孔が走行する領域に、既存の半導体デバイスに用いられている材料から成る基板上に必要に応じて酸化モリブデンから成るバッファ層を介して形成された高純度の酸化モリブデンが用いられる。これにより、高耐圧特性及び高耐環境特性を有する安価な電子デバイスが実現できる。 （もっと読む）

本発明のバリスティック半導体素子は、ｎ型のエミッタ層（１０２）と、ｎ型のＩｎＧａＮで構成されたベース層（３０５）と、ｎ型のコレクタ層（３０７）と、前記エミッタ層（１０２）及び前記ベース層（３０５）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するエミッタ障壁層（１０３）、前記ベース層（３０５）及び前記コレクタ層（３０７）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するコレクタ障壁層（３０６）とを備え、１０ＧＨｚ以上で動作する。
（もっと読む）

【課題】 バイポーラトランジスタを必要とするプロセスに容易に適合することができる半導体装置の製造方法を用いながら、電極となる半導体膜自体に発生する寄生抵抗の影響を低減し、かつ半導体基板とコンタクト部を形成しない、つまり寄生容量を抑えた半導体装置を提供することを目的とする。
【解決手段】 下部引き出し電極としての半導体膜を開口し、開口窓の底部と側壁に容量膜を形成し、容量膜とシリサイド層１２６からなるコンタクト部を近接させる構造とすることで、下部引き出し電極になる半導体膜自体の寄生抵抗の影響を低減することができ、かつ、半導体基板とコンタクト部を形成しないので、半導体基板に対する寄生容量を抑えた容量素子を得ることができる。 （もっと読む）