【課題】 積層方向における電極位置の高低差を緩和或いは解消し、かつ、製造工程の増加や生産性の低下を抑え、また、電気的特性の悪化を招くことのない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ構成材料層２、コレクタ構成材料層３、ベース構成材料層４、エミッタ構成材料層５、そしてエミッタキャップ構成材料層６を形成する。次に、イオン注入法によって、ｎ⁺型の導電領域２１を形成する。この後、エミッタキャップ構成材料層６、エミッタ構成材料層５、ベース構成材料層４およびコレクタ構成材料層３をメサ構造にパターニングして活性層を形成し、エミッタキャップ層１６に接してエミッタ電極９を設け、ベース層１４に接してベース電極８を設け、活性層以外に残存させた構成材料層のエミッタキャップ構成材料層６の上にコレクタ電極７を設ける。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、電流コラプス現象を低減することができる半導体装置と高周波増幅器を提供する。
【解決手段】半導体装置は、GaAs基板６と、GaAs基板の上に設けられたサブコレクタ層５と、サブコレクタ層５の上の一部に設けられたコレクタ層４と、コレクタ層４の上に設けられたベース層（第１の半導体層）３と、ベース層３のうち真性ベース領域１１の上に設けられた第２エミッタ層（第２の半導体層）２ａと、ベース層３のうち外部ベース領域２ａの上に設けられた第２エミッタ層（第２の半導体層）２ｂと、第２エミッタ層２ａの上に設けられた第１エミッタ層１とを有している。 （もっと読む）

【課題】デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を設けることによりコレクタ抵抗Ｒｃを低下させる、高速ＢｉＣＭＯＳ用途用のヘテロバイポーラ・トランジスタ（ＨＢＴ）、および、このようなＨＢＴを製作する方法を提供する。
【解決手段】本発明のＨＢＴは、少なくともサブコレクタ（１３）を含む基板（１２）と、サブコレクタ上に位置する埋め込み高融点金属シリサイド層（２８）と、埋め込み高融点金属シリサイド層の表面上に位置するシャロー・トレンチ分離領域（３０）とを含む。また、本発明の方法は、デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を形成するステップを含む。 （もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）

【課題】 従来では、エミッタ取り出し電極上のコンタクトホールが、エミッタ領域の直上部から離間して形成されていた。そのため、エミッタ−ベース間の寄生容量及びベース−コレクタ間の寄生容量が増大し、高周波特性が悪化するという問題があった。
【解決手段】 本発明では、コンタクトホール２０が、エミッタ領域１２の直上部に配置されているので、エミッタ取り出し電極１４を微細化することができる。また、コンタクトホール２１もエミッタ領域１２側へと配置することができ、ベース取り出し電極１３の延在長も短くすることが出来る。そのことで、エミッタ−ベース間の寄生容量及びベース−コレクタ間の寄生容量を低減することができ、素子の高周波特性を向上させることができる。 （もっと読む）

【課題】 従来では、半導体層表面に堆積された絶縁層にコンタクトホールを形成する際に、半導体層表面に耐エッチング膜としての絶縁膜を形成することで、製造工程が煩雑となり、また、余計な製造コストが掛かるという問題があった。
【解決手段】 本発明では、コレクタ領域の拡散領域４表面のシリコン酸化膜８、ＴＥＯＳ膜９、２０をエッチングする工程と、ベース取り出し電極１６表面のＴＥＯＳ１２、２０膜をエッチングする工程とを別工程とする。そして、露出した拡散領域４表面及びベース取り出し電極１６表面にコバルトシリサイド膜２１を形成する。コバルトシリサイド膜２１をコンタクトホール２５、２６、２７を形成する際の、耐エッチング膜として用いることで、オーバーエッチングを防ぐことができる。 （もっと読む）

【課題】 従来では、埋込拡散層が、他の熱処理工程で必要以上に這い上がり、所望の耐圧特性が得られないという問題があった。
【解決手段】 本発明では、Ｎ型の埋込拡散層２を形成した後、素子間分離等に用いる溝部８のコーナー部９を丸めるため、ドライエッチングを行う。更に、溝部８を、例えば、ＣＶＤ法によるＮＳＧ膜１０で埋設し、分離領域を構成するトレンチ１２は、例えば、ＣＶＤ法によるＨＴＯ膜１３及び多結晶シリコン膜１４で埋設する。この製造方法により、Ｎ型の埋込拡散層２の必要以上の這い上がりを抑制し、所望の耐圧特性が得られる半導体装置を実現できる。 （もっと読む）

【課題】厚み方向の特定領域に重金属を拡散させた半導体素子及び、その製造方法を提供する。
【解決手段】
Ｎ型半導体基板５１の一方の主面に、Ｐ型半導体領域１２を形成する。Ｎ型半導体基板５１の一方の主面にＡｕ膜を形成し、熱処理によってＮ型半導体基板５１内にＡｕを拡散させる。Ｎ^＋半導体基板５２の一方の主面に、第２Ｎ型半導体領域２２を形成する。次に、Ｎ型半導体基板５１の他方の主面と、第２Ｎ型半導体領域２２とを重ね、熱処理によって固着させる。 （もっと読む）

【課題】 作製が容易で広い温度範囲で高速動作するホットエレクトロントランジスタを提供すること
【解決手段】 窒化物系半導体から構成されたコレクタ層１０７、コレクタ障壁層１０６、ベース層１０５、アンドープ第１エミッタ障壁層１１５およびエミッタ層１０２を順に備えた半導体素子であって、コレクタ層１０７、ベース層１０５およびエミッタ層１０２は、それぞれ、ｎ型半導体から構成されており、第１エミッタ障壁層１１５は、エミッタ層１０２とベース層１０５との間に配置されており、第１エミッタ障壁層１１５のバンドギャップは、エミッタ層１０２のバンドギャップよりも大きく、第１エミッタ障壁層１１５に接してベース電極１１１が形成されている半導体素子。 （もっと読む）

【課題】 バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】 ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

【課題】既に達した速度を潜在的に越えることさえできる極めて高速で動作できるバイポーラトランジスタとその方法を提供することである。
【解決手段】バイポーラトランジスタから制御可能な光放射を生成する方法及び素子が開示されている。また、以下の工程、つまりエミッタ、ベース、及びコレクタ領域を有するバイポーラトランジスタを提供し、電気信号とエミッタ、ベース、及びコレクタ領域を結合する電極を提供し、及び自然放射の不利益に対して誘導放射を強化するためにベース領域を適合させ、それによりベース領域のキャリア再結合寿命を削減する工程を含むバイポーラトランジスタの速度を増大させる方法も開示されている。 （もっと読む）