【課題】ＳｉＣ基板のエッチング処理を行いながら、そのエッチング量をモニタリングすることにより、所望のエッチング量で再現性よくエッチングを行うことを目的とする。
【解決手段】本発明に係るエッチング処理方法は、（ａ）表裏両面を鏡面研磨されたＳｉＣ素基板２の表面を反応性プラズマによりエッチング処理するとともに、ＳｉＣ基板２の表面または裏面にレーザ光１４を入射する工程を備える。そして、（ｂ）ＳｉＣ基板２の表裏両面それぞれから反射したレーザ光１４の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、工程（ａ）のエッチング処理を停止する工程を備える。 （もっと読む）

【課題】パッド用パターンのプロファイル及びCD均一度を向上させるための半導体素子の製造方法を提供する。
【解決手段】本発明の一実施形態に係る半導体素子の製造方法は、被エッチング層上に第1マスクパターンを形成する段階、被エッチング層上に第2マスクパターンを形成する段階、第1マスクパターン及び第2マスクパターンの側壁にスペーサを形成する段階、及び第2マスクパターンが除去されたエッチングマスクを基準に前記被エッチング層をエッチングする段階を含む。 （もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【課題】 トレンチの深さを安定化する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、一部の領域の前記第二膜および第一膜をエッチングし前記領域の半導体基板表面を露出させる工程と、前記露出した半導体基板表面をエッチングしトレンチを作成する工程を有する安定したトレンチ深さを提供する半導体装置の製造方法とした。 （もっと読む）

【課題】シリコン基板に分離用溝を形成するときに、分離用溝に円錐状のパターン欠陥の生じないドライエッチング方法を提供する。
【解決手段】シリコン窒化膜１２及びシリコン酸化膜１１をパターン化するためのレジストパターン１３を用いたドライエッチングにおいて、オーバーエッチング時にシリコン基板１０における分離用溝形成領域の表面部を掘り下げることにより、円錐状パターン欠陥の原因となるシリコン基板１０中の成長時導入欠陥を除去する。その後、パターン化されたシリコン窒化膜１２Ａをマスクとしてシリコン基板１０に対してドライエッチングを行なうことにより分離用溝１４を形成する。 （もっと読む）

【課題】トレンチ形成工程を有する半導体装置の製造方法において、スループットを改善し、製造コストの低減を図ること。
【解決手段】チャンバー内に保護膜形成ガスとエッチングガスを交互に供給しながら、高いエッチング速度でチャンバー内の半導体基板にトレンチを形成する。トレンチ形成後、半導体基板を高温還元性雰囲気中でアニール処理して、トレンチ２４の側壁に存在する凹凸を消滅させ、トレンチ側壁を平滑化する。また、そのような方法に従って、ｎ型半導体２２に所定のピッチでトレンチ２４を形成し、トレンチ２４内にｐ型半導体をエピタキシャル成長させてトレンチ２４をｐ型半導体で埋めることにより、ｎ型半導体領域とｐ型半導体領域とが交互に繰り返し接合された並列ｐｎ構造を有する半導体装置を製造する。 （もっと読む）

【課題】基板上に配置された金属材料層をエッチングすることにより、基板全体に亘って、望ましいプロファイルと均一な限界寸法（ＣＤ）でもってフィーチャーを形成するための方法を提供する。
【解決手段】一実施形態において、基板上に配置された材料層をエッチングするための方法は、その上に金属層を有する基板をエッチリアクタ内に設置し、少なくとも塩素含有ガスと不動態化ガスを含有するガス混合物をリアクタに流すことを含み、不動態化ガスは窒素ガスと不飽和炭化水素ガスを含み、窒素ガスと不飽和炭化水素ガスは、ガス流量比約１：３〜約２０：１を有しており、本方法は、ガス混合物から形成したプラズマを用いて金属層をエッチングすることを更に含む。 （もっと読む）

【課題】マトリックス状に配列された露光装備の解像度限界以下の活性領域を定義するためのハードマスクパターンの形成方法を提供する。
【解決手段】半導体基板１０１上に、ハードマスク膜１０３と第１のマスクパターン１０５を形成する。第１のマスクパターンと交差する第１のパターンと、第１のマスクパターン間に位置する第２のパターンを含む第２のマスクパターン１０７を形成する。第１のパターン間に第３のマスクパターンを形成する。第１のパターンと第１のマスクパターンが交差する領域に第１のマスクパターンが残留し、第１のパターンと第２のパターンが交差する領域に第２のパターンが残留するようにエッチングを行う。残留する第１のマスクパターン及び第２のマスクパターンをエッチングマスクとして用い、ハードマスクパターンを形成する。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線の形成方法を提供する。
【解決手段】本発明に係る多層配線の形成方法は、シロキサン構造を含むビア層間絶縁膜４３及び配線層間絶縁膜４４を金属配線４１ａ上に形成する第一の工程（図１［１］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４の一部に金属配線４１ａに達する凹部としてのデュアルダマシン溝４８を形成する第二の工程（図１［２］〜図２［２］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４とデュアルダマシン溝４８内で露出した金属配線４１ａとに水素プラズマ処理を施すことにより、ビア層間絶縁膜４３及び配線層間絶縁膜４４の表面に改質層４９を形成するとともに金属配線金属配線４１ａの表面を還元する第三の工程（図３［１］）と、を含むことを特徴とする。 （もっと読む）

【課題】ダブルパターニングにおけるパターンのＣＤの均一性を向上させることができ、ＣＤが均一で良好なエッチングマスクを形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供する。
【解決手段】測定したフォトレジスト１０５ｂの線幅と、測定したＳｉＯ₂層１０３からなるマスクパターンの線幅とから、フォトレジスト１０５ｂをマスクとして形成されるＳｉ₃Ｎ₄層１０２からなるマスクの線幅が、ＳｉＯ₂層１０３からなるマスクパターンの線幅と同一になるようにフィードフォワード制御を行う。例えば、フォトレジスト１０５ｂの線幅が、ＳｉＯ₂層１０３からなるマスクパターンの線幅と同一になるようにフォトレジスト１０５ｂの線幅のトリミング量の制御を行う。 （もっと読む）

【解決手段】基板の上側と反射防止膜（ＡＲＣ）層、及びマスク特徴を伴うパターン化有機マスクの下側との間に配置されるエッチング層をエッチングするための方法が提供される。基板は、プロセスチャンバの中に載置される。ＡＲＣ層は、開口される。酸化物スペーサ成長層が形成される。有機マスクの上の酸化物スペーサ成長層は、部分的に除去され、ここでは、少なくとも酸化物スペーサ成長層の上部が除去される。有機マスク及びＡＲＣ層は、エッチングによって除去される。エッチング層は、酸化物スペーサ成長層の側壁を通してエッチングされる。基板は、プロセスチャンバから取り出される。 （もっと読む）

【課題】従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体を提供する。
【解決手段】フォトレジスト１０３のパターンの上にＳｉＯ₂膜１０４を成膜する成膜工程と、ＳｉＯ₂膜１０４をフォトレジスト１０３のパターンの側壁部にのみ残るようにエッチングするエッチング工程と、フォトレジスト１０３のパターンを除去してＳｉＯ₂膜１０４のパターンを形成する工程とを具備している。 （もっと読む）

【課題】簡易な製造工程で、ライン幅およびスペース幅をシュリンクした複数のパターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】ａ−Ｓｉ膜３の側壁部のみを残して、その上にＳｉＯ_２膜４を形成し、さらに側壁部の側面以外で基板上に形成されたＳｉＯ_２膜４を除去した後に、基板全面にａ−Ｓｉ膜５を形成し平坦化する。ａ−Ｓｉ膜３、５とＳｉＯ_２膜４の一方を除去して、この後１／３ピッチのラインアンドスペースを形成する。 （もっと読む）

【課題】ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することを目的とする。
【解決手段】半導体基板１０１上に形成した加工対象層１０２に微細なホールパターン５５を形成するホールパターンの形成方法であって、前記加工対象層１０２上に、カーボン膜層１０３、中間マスク層１０４、フォトレジスト層１０５を順次積層して３層構造体を形成する３層構造体形成工程と、前記中間マスク層１０４にホールパターン５０をパターニングする中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、前記サイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成するサイドウォール部形成工程と、前記加工対象層１０２に前記微細なホールパターン５５をパターニングする加工対象層パターニング工程とを有することを特徴とするホールパターンの形成方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】リセスゲート工程中にリセス領域のエッチング工程で尖状のホーン（Ｈｏｒｎ）が発生することを抑制できる半導体装置のリセスゲート製造方法を提供すること。
【解決手段】シリコン基板２１をエッチングし、活性領域を画定するトレンチ２２を形成するステップと、該トレンチをギャップフィルする素子分離膜２３を形成するステップと、前記活性領域のチャネル予定領域を開口させ、酸化膜と非晶質カーボン膜とが積層されたハードマスク膜を前記シリコン基板上に形成するステップと、前記ハードマスク膜をエッチング障壁（エッチングマスク）として前記チャネル予定領域を１次エッチングおよび２次エッチング（前記２次エッチングは前記非晶質カーボン膜を取除いた後に行う）の順序でエッチングし、デュアルプロファイルを有するリセス領域１００を形成するステップとを含む。 （もっと読む）

【課題】従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体を提供する。
【解決手段】有機膜１０２のパターンの上にＳｉＯ₂膜１０５を成膜する成膜工程と、ＳｉＯ₂膜１０５を有機膜１０２のパターンの側壁部にのみ残るようにエッチングするエッチング工程と、有機膜１０２のパターンを除去してＳｉＯ₂膜１０５のパターンを形成する工程とを具備している。 （もっと読む）

【課題】微細なパターンの配線分離を行うことができる半導体装置の製造方法を提供すること。
【解決手段】基板に素子分離領域を形成し第１及び第２の拡散領域に分ける工程と、前記基板上に被加工対象膜を形成する工程と、前記被加工対象膜上にハードマスク層と第１レジスト層を形成する工程と、前記第１レジスト層に第１パターンを形成する工程と、前記第１パターンをマスクとして前記ハードマスク層をエッチングする工程と、前記ハードマスク層上に第２レジスト層を形成する工程と、前記第２レジスト層に前記第１パターンを分離する第１スペース幅を有する第２パターンを形成する工程と、前記第２レジスト層に形成された前記第２パターンをマスクとして寸法変換エッチングを行うことにより前記ハードマスク層に第１スペース幅から縮小された第２スペース幅を有する第３パターンを形成する工程と、前記ハードマスク層に形成された第３パターンを用いて前記被加工対象膜をエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】半導体素子の微細パターン形成方法に関し、露光装備の解像度の限界を克服するため二重パターニング(Double Patterning)工程を行うことにおいて、第1マスク工程と第2マスク工程を整列する工程が容易でなく不良が発生する。
【解決手段】半導体基板４００上部にハードマスク層４１０及びエッチング静止膜４２０を形成する段階と、前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階と、前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、前記犠牲酸化膜パターンを除去する段階と、前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階とを含むことを特徴とする。 （もっと読む）

【課題】複雑なパターンのレチクルを用いることなく非直線状の微細なパターンのエッチングマスクを精度良く容易に形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供する。
【解決手段】第１のレチクルを用いて、フォトレジスト１１に直線状の露光パターン１０を転写、現像、トリミングした後、これをマスクとしてＳｉＯ₂層１２をエッチングする。次に、第２のレチクルを用いて、フォトレジスト１４に直線状の露光パターン１５を転写、現像した後、ＳｉＯ₂層１２からのフォトレジスト１４端部のはみ出し量Ｌを測定する。次に、フォトレジスト１４のパターンを所定の太さ、長さにトリミングするとともに、はみ出し量Ｌを所定量以下とし、これをマスクとしてＳｉ₃Ｎ₄層１３をエッチングして略Ｌ字状のエッチングマスクを形成する。 （もっと読む）

【目的】レベンソン型マスクを用いた場合でもくびれ部分を形成せずにコンパクトな膜パターンを形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に被加工膜を形成する工程（Ｓ１０４）と、前記被加工膜上に非最細膜パターンを形成する工程（Ｓ１１４）と、前記非最細膜パターンが形成された後、レベンソン型マスクを用いて端部の位置が前記非最細膜パターンと重なるように最細パターンを露光する工程（Ｓ１１６）と、前記最細パターンが露光された後、前記最細パターン幅の最細膜パターンを形成する工程（Ｓ１１８−Ｓ１２２）と、前記非最細膜パターンと前記最細膜パターンとが転写されるように前記被加工膜をエッチングする工程（Ｓ１２６）と、を備えたことを特徴とする。 （もっと読む）