【課題】Ａｌを含む金属配線の形成において、サイドエッチ量を低減した微細な金属配線を形成でき、金属配線上に形成するビアホールが金属膜を突き抜けるのを抑制することができる半導体装置の製造方法を提供する。
【解決手段】基板上に第一ＴｉＮ膜３、Ａｌを含む金属膜４、第二ＴｉＮ膜５を順次積層した金属配線層６を形成する工程と、前記金属配線層６の上にストッパー膜７、シリコン酸化膜８を順次積層したハードマスク層１２を形成する工程と、前記ハードマスク層１２を選択的にエッチングして前記金属配線層６の上にハードマスク１２ａを形成する工程と、前記ハードマスク１２ａをマスクとしてエッチングし金属配線６ａを形成する工程と、前記ハードマスク１２ａおよび前記金属配線６ａの上に層間絶縁膜１４を形成する工程と、前記ストッパー膜７をエッチングストッパとして前記層間絶縁膜１４にビアホール１７ａを形成する工程とを含む。 （もっと読む）

【課題】パターン露光後の現像工程を省略することができる、新規なフォトリソグラフィー法を提供すること。
【解決手段】被加工表面上に、ヒートモード感光性化合物を蒸着することにより蒸着膜を形成すること、上記蒸着膜に、上記化合物が感光性を有する波長のレーザー光をパターン露光すること、および、上記パターン露光後の蒸着膜を有する被加工表面の少なくとも一部にエッチング処理を施し、上記パターン露光において露光された部分に対応する領域における被加工表面の少なくとも一部をエッチングすること、を含む被加工表面のエッチング方法。被加工物上に複数の凹凸を形成する加工方法。被加工物上に、ヒートモード感光性化合物を蒸着することにより蒸着膜を形成すること、および、上記蒸着膜に、上記化合物が感光性を有する波長のレーザー光をパターン露光することにより、該蒸着膜に複数の凹部を形成すること、を含む。 （もっと読む）

【課題】半導体加工において有機化合物含有絶縁層に小さな穴を形成する方法を提供する。
【解決手段】有機化合物含有絶縁層１２を、この有機化合物含有絶縁層１２上に形成されたレジストハードマスク層１３とこのレジストハードマスク層１３上に形成されたレジスト層１４からなる２重層で覆い、次に、この２重層をパターニングする。そして、反応チャンバー内に、自然エッチングが実質的に避けられるように選ばれる、あらかじめ決められた割合で存在する酸素ガスと窒素ガスとからなる混合気体を流入し、有機化合物含有絶縁層１２をプラズマエッチングする。これにより、レジスト層１４を部分的に除去しつつ少なくとも一つの穴を形成する。 （もっと読む）

【課題】基板上の積層膜構造における各膜の光学定数を算出する際に，各光学定数の算出精度を向上させる。
【解決手段】基板上に形成された積層膜構造における各膜の光学定数を算出する光学定数算出方法であって，各膜をそれぞれ下から順に対象膜とし，その対象膜の光学定数を既に算出された下層膜の光学定数を用いて算出することによって，各膜の光学定数を順次算出する基本ステップと，基本ステップで算出した対象膜の光学定数を，再フィッティング処理によって下層膜の光学定数を修正しながら算出し直す再計算ステップとを有する。これにより，下層膜の光学定数を物理的に正しい解に導くことができ，光学定数の算出精度を向上させることができる。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を増加させることができる半導体素子のパターン形成方法を提供する。
【解決手段】基板３００上のデュアルマスク層をパターニングして第１領域Ａには第１マスクパターン３２０Ａを形成し、第２領域Ｂには第１マスクパターン３２０Ａより幅広である第２マスクパターン３２０Ｂを形成する。第１マスクパターン３２０Ａの両側壁を覆う第１スペーサ３５０Ａと第２マスクパターン３２０Ｂの両側壁を覆う第２スペーサ３５０Ｂとを同時に形成する。第１マスクパターン３２０Ａを除去した後、第１領域Ａでは、第１スペーサ３５０Ａをエッチングマスクとして利用し、第２領域Ｂでは第２マスクパターン３２０Ｂ及び第２スペーサ３５０Ｂをエッチングマスクとして利用して第１領域Ａ及び第２領域Ｂで同時に基板３００をエッチングする。 （もっと読む）

【課題】 グラフェンナノデバイスの製造を提供する。
【解決手段】 ナノスケールのグラフェン構造製造技術が提供される。マスクとして有用な酸化物ナノワイヤが、グラフェン層上に形成され、次にイオンビームエッチングが実施される。ナノスケールグラフェン構造は、イオンビームエッチング後、残った酸化物ナノワイヤを除去することにより製造される。 （もっと読む）

【課題】化合物半導体をエッチングにより加工して高アスペクト比の微細構造を高精度に形成し得る半導体装置の製造方法を提供する。
【解決手段】この製造方法は、インジウムおよびリンを必須の構成元素とする化合物半導体からなる被加工物１０上にエッチングマスク１１ｐを形成する工程と、エッチングマスク１１ｐの形成後、プラズマエッチング装置のチャンバ内に配置された被加工物１０の上に、ヨウ化水素ガスおよび塩素ガスの２成分からなる混合ガスを導入しこの混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物１０に入射させて被加工物１０を選択的にエッチングする工程とを含む。ヨウ化水素ガスおよび塩素ガスの２成分の総流量に対するヨウ化水素ガスの流量の配合比が７０％以上である。 （もっと読む）

【課題】プラズマ処理の適切な終点を検知することが可能な、プラズマ処理を行う方法を提供する。
【解決手段】工程Ｓ１０８では、エッチング残さを除去するためのプラズマアッシングを開始する。プラズマアッシングの開始によりチャンバ内の圧力が上昇して、チャンバ内の圧力を調整するためにＣＶバルブの開度が調整される。工程Ｓ１０９では、エッチング装置では、ＣＶバルブの開度を示す信号の変化を検知するために、この信号の微分演算又は差分演算を行う。微分演算を行う場合には、工程Ｓ１１０では、エッチング装置では、プラズマ処理の終点を検知するために、この微分値の判定を行う。プラズマ処理の終点では、反応物の生成が減少するので、ＣＶバルブの開度を示す信号に変化が生じてアッシングが終点に近づくとチャンバ内の圧力が減少し、微分値は大きく変化する。 （もっと読む）

【課題】エッチング中に堆積するハイドロカーボン量を低減可能な、半導体素子を作製する方法を提供する。
【解決手段】工程Ｓ１０４ではエピタキシャル基板をエッチング装置１０に配置する。工程Ｓ１０５では、絶縁膜マスクを用いてエピタキシャル基板のプラズマエッチングを行って、複数のIII−Ｖ化合物半導体膜を加工する。炭化水素を含むエッチングガスＧ_Ｅを供給して、エッチング装置１０のバイアス側電極１３及び誘導結合コイル１４にそれぞれ高周波電力Ｐ１、Ｐ２を供給してプラズマを生成する。該プラズマによりマスクのパターンに従って半導体層がエッチングされる。工程Ｓ１０６では、酸素ガス酸素プラズマを用いて、バイアス側電極１３に高周波電力を供給すること無く誘導結合コイル１４に高周波電力Ｐ３を供給して、酸素ガスＧ_Ｏ２のプラズマアッシングを行ってエッチング堆積物を除去する。 （もっと読む）

【課題】化合物半導体とマスクとの間の選択比を向上させ得る半導体装置の製造方法を提供する。
【解決手段】この製造方法は、インジウムを必須の構成元素とする化合物半導体からなる被加工物１０の上にエッチングマスクを形成する工程と、被加工物１０の上にヨウ化水素ガスおよび四塩化ケイ素ガスの２成分からなる混合ガスを導入するとともに混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物に入射させて被加工物を選択的にエッチングする工程と、を含む。混合ガスの総流量に対するヨウ化水素ガスの流量の配合比は、６０％以上８５％以下である。 （もっと読む）

【課題】電極パタンを精度よく形成する。
【解決手段】半導体基板の一方面（コンタクト層１０）上に、ＳｉＯ_２膜１２−１、ＳｉＮ膜１４−１、ＳｉＯ_２膜１２−２、およびＳｉＮ膜１４−２を順に積層した４層の絶縁膜を形成する工程と、それら４層の絶縁膜にコンタクト層１０の表面まで貫通するコンタクトホールを形成する工程と、ＳｉＯ_２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（たとえばフッ酸）を用いて、コンタクトホールに露出したＳｉＯ_２膜１２−２の側面をコンタクトホールに露出したＳｉＮ膜１４−２の側面より所定長だけ後退させる工程と、コンタクトホールに露出したコンタクト層１０上に、ＳｉＮ膜１４−２に当接しない厚さを有する電極層２０−１を蒸着により形成する工程と、上記薬液を用いて、ＳｉＮ膜１４−２をＳｉＯ_２膜１２−２とともに除去する工程と、を含む。 （もっと読む）

【課題】ウエハ処理に従い消耗するフォーカスリング厚さを監視する。
【解決手段】真空容器１と、被加工試料設置手段５と高周波電力導入手段４と高周波バイアス電力導入手段７を有し、真空容器１内に導入されたガスを高周波電力導入手段４から導入された高周波電力でプラズマ化したプラズマにより被加工試料６の表面処理を行うプラズマ処理装置であって、被加工試料設置手段５上に載置された被加工試料６の周囲に円環状部材１１を備え、真空容器１側壁に対向してアスペクト比が３以上の一対の筒を設け、それぞれの筒はその先端をガラス材により真空に封じられ、それぞれの筒はガラス材の大気側に真空容器内に向けて配置された光源１５または真空容器内に向けて配置された受光手段１６を有しており、円環状部材１１表面を通過してきた光を受光手段１６にて受光する。 （もっと読む）

適応型自己整合型デュアルパターニングのための装置及びその方法である。この方法は、エッチングプロセス及び堆積プロセスを実行するために構成された処理プラットホーム及び真空内クリティカルディメンジョン（ＣＤ）測定のために構成された計測ユニットに基板を提供するステップを含む。真空内ＣＤ測定は、プロセスシーケンス処理プラットホームのフィードフォワード適応制御のために、又はチャンバプロセスパラメータのフィードバック及びフィードフォワード適応制御のために使用される。一態様では、多層マスキングスタックの第１層は、テンプレートマスクを形成するためにエッチングされ、テンプレートマスクの真空内ＣＤ測定が行われ、テンプレートマスクのＣＤ測定に依存する幅でテンプレートマスクに隣接してスペーサが形成される。
（もっと読む）

【課題】微細化を可能にすると共に、安定して良好な腐刻を行うことを可能にする腐刻方法を提供する。
【解決手段】Ｓｉ，Ｓｎのうち１種類以上の原子で構成された物質を腐刻対象物として、腐刻用ガスの放電により腐刻を行う際に、腐刻用ガスとして炭素原子を含まないハロゲン間化合物ガスを使用する。さらに、この腐刻用ガスに、腐刻側壁を表面酸化することにより異方性腐刻の水平方向の腐刻速度を低下させて異方性を強調するために、酸素原子を含む酸化性ガスを添加して、腐刻対象物に対して腐刻を行う。 （もっと読む）

【課題】、デュアルダマシン法により低誘電率膜に埋め込まれた配線層を形成する場合において、オープン不良の発生を伴うことなく、設計通りの配線層を形成し得る半導体装置の製造方法を提供する。
【解決手段】ビアホール形成領域の低誘電率膜４２、第１のハードマスク４４及び第２のハードマスク４６を除去することにより、低誘電率膜４２にビアホール５２を形成する工程と、配線トレンチ形成領域の第２のハードマスク４６を除去する工程と、第２のハードマスク４６をマスクとして第１のハードマスク４４をエッチングすることにより、配線トレンチ形成領域の第１のハードマスク４４を除去する工程とを有し、配線トレンチ形成領域の第１のハードマスク４４を除去する工程では、ビアホール５２底のバリア膜４０をもエッチングすることにより、ビアホール５２底のバリア膜４０を部分的に除去する。 （もっと読む）

【課題】プロセス処理のばらつきを低減し、半導体基板の加工精度を向上することでばらつきの少ない半導体装置を製造できる半導体装置の製造方法およびエッチング幅の補正方法を提供する。
【解決手段】開口部が形成されたシリコン窒化膜と、このシリコン窒化膜の側面を覆う側壁保護膜とをマスクとして、シリコン酸化膜およびシリコン基板の一部をエッチングすることにより、シリコン基板に素子分離用トレンチを形成する（Ｓ１０８）。側壁保護膜は、シリコン窒化膜に関して開口部に隣接する隣接部の幅の計測値に基づいて膜厚調整して形成された酸化膜の一部からなる。 （もっと読む）

【課題】プラズマのエッチング工程によって発生する素子特性および信頼性の劣化を防止することのできる半導体素子のゲート形成方法と、プラズマのエッチング工程によって発生する上部の隅部における電界の集中現象を防止することのできる半導体素子のゲート形成方法を提供すること。
【解決手段】支持基板と、埋め込み絶縁層および半導体層からなる基板を備えるステップと、蒸気エッチング工程で前記半導体層をエッチングして互いに離隔した第１トレンチおよび第２トレンチを形成するステップと、前記第１トレンチおよび第２トレンチを備える前記基板の上面にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にゲート導電膜を形成するステップとを含む半導体素子のトリプルゲート形成方法を提供する。 （もっと読む）

【課題】簡易な製造工程で、ライン幅とスペース幅をシュリンクした複数のパターンを精度よく形成する。
【解決手段】ゲート電極を構成する多結晶シリコン膜７上に、下地材としてシリコン窒化膜８が積層され、その上面にシュリンクパターンを形成するための非晶質シリコン膜１２ａが分離形成される。非晶質シリコン膜１２ａは、フォトリソグラフィ処理でＷａの３倍の幅寸法４５ｎｍでパターニングされるが、スリミング技術で３０ｎｍに形成した上で、熱酸化により表層をシリコン酸化膜１５に変質させ、これによって寸法がＷａである１５ｎｍに形成される。シリコン酸化膜１５の上面に非晶質シリコン膜１６を形成してスペーサ加工を行うことで側壁部に非晶質シリコン膜１６ａを残存させる。この後、シリコン酸化膜１５を弗酸処理で剥離するとラインアンドスペースが１５ｎｍのシュリンクパターンを形成できる。 （もっと読む）

【課題】研磨粒子によるパターン形成不良を抑制して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を得ることを目的とする。
【解決手段】本発明における半導体装置の製造方法は、半導体基板１の上面上に絶縁膜６、配線溝パターン８を形成したハードマスク７を形成する。次に、配線溝パターン８を埋め込むように第１のレジスト膜９を形成し、ハードマスク７上の第１のレジスト膜９を除去して平坦化する。次に、第１のレジスト膜９の表面を除去し、第１のレジスト膜９の表面を洗浄する。次に、接続孔パターン１４を形成した第２のレジスト膜１３を形成し、第１のレジスト膜９および絶縁膜６の表層に接続孔パターン１４を転写する。次に、ハードマスク７の配線溝パターン８をマスクとして、絶縁膜６をエッチングして配線溝８および接続孔１４を形成する。次に、絶縁膜６に形成された配線溝８および接続孔１４に金属を埋め込む。 （もっと読む）

【課題】トレンチ開口部の緩やかな傾斜部の角度ゆらぎを低減することを課題とする。
【解決手段】半導体基板上の素子領域上にトレンチエッチマスクを形成する工程と、前記トレンチエッチマスクを用いて、前記半導体基板をエッチングすることで、第１の傾斜部を有する第１の溝を形成する工程と、前記トレンチエッチマスクの側壁と、前記第１の傾斜部の少なくとも一部を覆うサイドウォールスペーサーを形成する工程と、前記トレンチエッチマスクとサイドウォールスペーサーとを用いて、前記半導体基板をエッチングし、前記第１の傾斜部より急な第２の傾斜部を有する第２の溝を形成する工程を経ることで、第１の傾斜部と第２の傾斜部とから構成されるトレンチを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）