膜スタックを設け、複数のドライ・エッチング・プロセスを用いてこの膜スタック中にフィーチャを形成するための方法およびシステムが記載される。膜スタック中に形成されたフィーチャは、約２５ｎｍ以下の限界寸法を有するゲート構造を含み得る。この限界寸法は、４つのマスク層を用いてポリシリコン層中に形成できる。
（もっと読む）

【課題】本発明は、微細なパターンを単純な工程で形成し得るエッチング方法を提供することを目的としている。
【解決手段】 本発明は、基板上に膜形成材料を含む液滴を配置する第１工程と、前記液滴を乾燥し、前記配置時の液滴の径よりも狭い幅の乾燥膜を形成する第２工程と、前記乾燥膜をエッチング保護膜としてエッチングする第３工程と、を含むエッチング方法により、上記課題を解決する。前記第２工程の後に、前記乾燥膜の一部を除去することにより前記乾燥膜をパターニングする第４工程を含んでもよい。 （もっと読む）

【課題】強誘電体層のエッチングによる損傷を最小限にするエッチング方法を提供する。
【解決手段】強誘電体層の強誘電特性を保ち、エッチング残留物を除去しながら、強誘電体層の上の貴金属上部電極をエッチングする方法は、用意された基板上にバリア層を堆積することと（１４）、バリア層上に堆積された下部電極層の上に強誘電体層を堆積することと（１８）、強誘電体層上に堆積された上部電極層の上に接着層を堆積すること（２２）、接着層上に堆積されたハードマスクをパターニングすることと（２８）、最初のエッチング工程において、エッチング残留物を生成する所定の基板ＲＦバイアス電力で貴金属上部電極層をエッチングすること（３０）、および所定のＲＦバイアス電力よりも低いＲＦバイアス電力で貴金属上部電極層と強誘電体層とをオーバーエッチングすることによって、最初のエッチング工程のエッチング残留物を除去することと（３２）を含む。 （もっと読む）

【課題】 電子デバイス及び微細幅パターンの形成方法に関し、抜きパターンや残しパターンのいずれの場合もパターン分布の粗密に依存せずに所望の微細幅パターンを精度良く形成する。
【解決手段】 同じ線幅の孤立パターンの第１の凹部３と密パターンのｎ個の第２の凹部４とを設けた絶縁層２と、絶縁層２上に第１の凹部３及び第２の凹部４に対応する同じ線幅の第１の開口部６及び第２の開口部を有する第１の薄膜５と、第１の薄膜５上に、孤立パターンの第１の凹部３に対応する領域においては、第１の凹部３より広く且つ第２の凹部４のピッチの２倍と凹部の幅との差より狭い線幅の第３の開口部９を有するとともに、密パターンの第２の凹部４に対応する領域においては、第２の凹部４のピッチのｎ−１倍と凹部の幅との和より広く且つ第２の凹部４のピッチのｎ＋１倍と凹部の幅との差より狭い線幅の第４の開口部１０を有する第２の薄膜８とを備える。 （もっと読む）

【課題】 マスクを用いたエッチング加工を改良した半導体素子の作製方法及び半導体素子を提供すること。
【解決手段】 ＳｉＯ_２膜６３上にレジストを塗布した後に回折格子作製マスク用のレジストパターン６４を作製する（ｃ）。レジストパターンをマスクとしてＳｉＯ_２膜を加工することにより、レジストパターンをＳｉＯ_２膜６３に転写する（ｄ）。レジストパターン６４を除去することにより、ＩｎＰ上に傾斜面ａを有する導波層構造を作製するためのＳｉＯ_２マスクが形成される（ｅ）。マスクから半導体表面への塩素プラズマの拡散によりマスク端から離れるにつれてエッチング深さが浅くなり、傾斜面ａを有する形状が形成される（ｆ）。最後にＳｉＯ_２膜６３を、炭化フッ素系ガスを用いたＲＩＥにより除去する（ｇ）。 （もっと読む）

本明細書にはシリコン含有誘電物質の層をパターンエッチングする方法が開示される。該方法は、約２：３〜約３：１、更に典型的には約１：１〜約２：１の範囲にあるＣＦ₄とＣＨＦ₃を含むプラズマ供給源ガスを用いる。エッチングは、約４ｍＴｏｒｒ〜約６ｍＴｏｒｒの範囲にあるプロセスチャンバ圧で行われる。該方法は、１.５：１以上のフォトレジストに相対してシリコン含有誘電体層をエッチングする選択性を与える。該方法は、また、半導体構造において前記エッチングされたシリコン含有誘電体層と下にある水平層間に８８°〜９２°の範囲にあるエッチングプロファイル側壁角を与える。該方法は、１９３ｎｍ放射光に敏感であるある種のフォトレジストと組合わせて用いた場合に平滑な側壁を与える。
（もっと読む）

【課題】 有機材料層のパターン精度の向上をはかるとともに、有機材料層の劣化を防止し、信頼性の高い有機材料層のパターンを提供する。また、有機材料層のパターン精度の向上をはかり、小型でかつ高感度の電子デバイスを提供する。
【解決手段】 本発明の有機材料層のパターニング方法は、前記有機材料層上に少なくとも２層の異なる無機材料層を形成する工程と、前記無機材料層の上層にレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを行い前記無機材料層のパターンを形成する工程と、前記レジストパターンを除去する工程と、前記無機材料層のパターンをマスクとしてエッチングを行い前記有機材料層のパターンを形成する工程とを含む。 （もっと読む）

【課題】上層配線に被覆されない接続孔を選択的に縮小させることにより、隣接する異電位配線とのショート不良を防止することを可能とする。
【解決手段】基板上に第１、第２絶縁膜１８、１９を形成する工程と、その上に有機犠牲層３０と第１、第２マスク層３１、３２を順に形成する工程と、第２マスク層３２に配線溝パターン３３を形成する工程と、第２、第１マスク層３２、３１および有機犠牲層３０に接続孔を形成するための接続孔パターン３４を形成する工程と、第２、第１マスク層３１、３２をエッチングマスクに用いたエッチングにより第１マスク層３１、有機犠牲層３０に配線溝パターン３３を形成し、第２絶縁膜１９に接続孔３５を形成する工程と、第１マスク層３１、有機犠牲層３０をマスクに用いて、第２絶縁膜１９に配線溝３６を形成し、第２、第１絶縁膜１９、１８に接続孔３５を形成する工程とを備えている。 （もっと読む）

【課題】高アスペクトなパターンの形成が可能となる近接場露光によるレジストパターンの形成方法、及び該レジストパターンの形成方法を用いた基板の加工方法、デバイスの作製方法を提供する。
【解決手段】近接場露光用マスクを基板上に形成したレジスト層に近接させ、該マスクの面側に光を照射した際に該マスクの微小開口から滲み出る近接場光を用いて露光し、前記レジスト層にマスクパターンを転写する近接場露光によるレジストパターンの形成方法において、前記基板上に、近接場光のしみ出し深さ以上の厚さのネガ型レジスト層を形成する工程と、前記ネガ型レジスト層を、前記近接場光を用いて露光する露光工程と、前記露光されたネガ型レジスト層を現像液で現像し、該ネガ型レジスト層の厚さよりも浅い領域にパターンを形成する現像工程と、を少なくとも有する構成とする。 （もっと読む）

【課題】 所望の偏向感度が得られ、高周波駆動に対応した偏向器及びその作製方法を提供する。
【解決手段】 基板５０１上に、貫通口と、この貫通口の側壁に配置された互いに対向する少なくとも一対の電極５０３ａ，５０３ｂと、を有する偏向器であって、前記基板の上面、前記基板の下面および前記電極と前記基板の間のうち少なくとも１か所に、複数の絶縁層５０４ａ, ５０４ｂが積層されており、前記複数の絶縁層の少なくとも１つが、二酸化シリコンからなる。 （もっと読む）

【課題】
【解決手段】プラズマエッチング室内において、基板の上に形成された二層レジストをエッチングするための方法が提供される。該方法は、二層レジストの第１の層の上にパターンを形成された基板をエッチング室に導入する工程から開始される。次いで、ＳｉＣｌ₄ガスがエッチング室に流し込まれる。次に、ＳｉＣｌ₄ガスを流し入れつつエッチング室内においてプラズマを発生させる。次いで、二層レジストがエッチングされる。 （もっと読む）

規格外れの不良ウェハをリアルタイムに検出することができる半導体集積回路装置の製造方法を提供することにある。
異常検知サーバ５は半導体ウェハを処理する半導体製造装置から出力された装置ログデータを装置ログデータ記憶部１０に記憶する。その後、ロットエンド信号受信部１２において、半導体製造装置から出力されるロットエンド信号を受信すると、異常データ検知部１５は、第１検知条件記憶部１３に記憶されている異常検知条件設定ファイル１３ａを参照した後、参照した内容に基づいて装置ログデータ記憶部１０に記憶されている装置ログデータの中に異常データがあるか否かを判定する。そして、異常を検知するとエンジニアＰＣや作業者端末装置に検知結果を出力する。 （もっと読む）

【課題】 多層配線において、ショートやビア抵抗増加のような目合わせずれによる問題を回避し、信頼性の高い多層配線を得る。
【解決手段】 半導体装置は、第１配線層（２０１）と、層間絶縁層（２０２〜２０８）とを具備する。第１配線層（２０１）は、基板の上面側に設けられ、第１配線を含む。層間絶縁層（２０２〜２０８）は、前記第１配線層（２０１）上に設けられ、一方の端を前記第１配線に接続されたビアと、前記ビアの他方の端に接続された第２配線とを含む。前記層間絶縁層（２０２〜２０８）はシリコン酸化膜より低い比誘電率を有する。前記層間絶縁層（２０２〜２０８）の上部は、下側から順に、シリコン酸化膜（２０６）、シリコン窒化膜（２０７）、シリコン酸化膜（２０８）を備える。 （もっと読む）

半導体装置（１０）の製造において、エッチングされる導電性材料（１６）上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル（ＴＥＯＳ）層（２０）のパターニングに用いられるパターニングフォトレジスト層（２２）を有している。ＴＥＯＳ層（２０）は、従来より低い温度で成膜される。低温ＴＥＯＳ層（２０）は、有機反射防止膜（ＡＲＣ）（１８）上に設けられ、有機反射防止膜は、導電層（１６）上に設けられる。低温ＴＥＯＳ層（２０）は、有機ＡＲＣ（１８）とフォトレジスト（２２）との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ＡＲＣ（１８）と共に望ましくない反射を低減させる位相シフト層として機能する。
（もっと読む）

【課題】シリコン基板に異方性エッチングにより深さが大きい凹部を形成するための、簡便な方法およびプラズマエッチングシステムの使用方法を提供する。
【解決手段】反応性エッチングガスをエネルギー励起するためにプラズマを用いる。反応性エッチングガスは、連続的に流れるガスフローの成分である。凹部は、エッチング時に、上記ガスフローを中断することなく少なくとも５０マイクロメートルの深さに形成される。その結果、深さの大きい凹部を製造するための簡便な方法が提供される。 （もっと読む）

【課題】 放熱性が良好で、製造コストが低く、微細加工に好適なデュアルダマシンによる半導体装置の製造方法を提供する。
【解決手段】 基板１上に無機層間膜５、有機層間膜６、シリコン酸化膜からなる下部マスク７、シリコン窒化膜からなる上部マスク８を形成し、上部マスク８上にシリコン酸化窒化膜からなり膜厚が２０乃至１００ｎｍであるカバーマスク１０を形成する。そして、反射防止膜１１及びレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして、反射防止膜１１、カバーマスク１０、下部マスク７をエッチングする。そして、カバーマスク１０をマスクとして、有機層間膜６及び無機層間膜５をエッチングしてビアホールを形成する。次に、上部マスク８をマスクとして有機層間膜６をエッチングして配線溝を形成する。 （もっと読む）