【課題】導電層と絶縁層とが積層された構造に貫通ホールを一括して形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上にシリコン酸化物を含む絶縁層１７とシリコンを含む導電層ＷＬとの積層体を形成する工程と、絶縁層１７及び導電層ＷＬを貫通するホール５０を積層体に形成する工程とを備え、ホール５０の形成工程は、積層体上にシリコン酸化物を含む第１のマスク層４１を形成する工程と、第１のマスク層４１をマスクにして導電層ＷＬをエッチングする工程と、第１のマスク層４１上に絶縁層１７よりもシリコン含有量が多い第２のマスク層４２を形成し第２のマスク層４２をマスクにして、絶縁層１７をエッチングする工程とを有する。 （もっと読む）

【課題】比誘電率の低い層間絶縁膜を用いた半導体装置において、プラズマ処理時の層間絶縁膜へのダメージを軽減でき、ダメージ層を除去する際に形成されるアンダーカットを抑制する。
【解決手段】基板上に比誘電率の低い材料からなる絶縁膜４を形成する。次に、前記絶縁膜上にチャンバ内でＳｉＯＣＨ膜５を形成し、前記チャンバ内にプラズマを発生させた状態で徐々に膜中のカーボン濃度を減らし、前記ＳｉＯＣＨ膜上に連続的にＳｉＯ_２膜６を形成する。前記ＳｉＯＣＨ膜と前記ＳｉＯ_２膜をハードマスクに用いて前記絶縁膜をプラズマ処理し、前記絶縁膜に溝７，８を形成する。その後、前記絶縁膜に形成した溝のエッチング表面をウェットエッチングし、プラズマ処理によるダメージ層と加工残渣物を除去する。 （もっと読む）

【課題】ホールの上面形状を整えて線条痕をなくすと共に、ボトム形状に歪みがなく、しかもボーイング形状の発生を防止して良好な垂直加工形状のホールを処理対象層に形成することができる基板処理方法を提供する。
【解決手段】処理ガスとしてＣＦ_４ガス、ＣＨＦ_３ガス及びＣ_４Ｆ_８ガスを含有する混合ガスを用い、処理圧力１００ｍＴｏｒｒ（１．３３×１０Ｐａ）〜１５０ｍＴｏｒｒ（２．０×１０Ｐａ）で中間層としてのＢＡＲＣ膜５３をエッチングし、次いで、処理ガスとしてＣＯＳガス含有ガスを用いて下層レジスト層としてのＡＣＬ５２をエッチングし、その後、処理ガスとしてＣ_６Ｆ_６ガス含有ガスを用いて処理対象層としての酸化膜５１をエッチングする。 （もっと読む）

【課題】輝度が改良された半導体発光装置とそれを製造するための方法の提供。
【解決手段】半導体発光素子の光取り出し表面へ自己組織化膜により凹凸構造を形成する際に、電極部分の厚さに起因する凹凸構造が形成できない部分を減少するため、電極形成部分を保護膜により保護し、最後に電極を形成する。このとき、光取り出し表面と電極との間にオーミックコンタクトを生成させるコンタクト層を設ける。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程、及びその工程を容易に適用しうる構造を有する半導体素子を提供する。
【解決手段】半導体素子であって、基板上で第１方向に延長される第１ライン部分と該第１ライン部分の一端から前記第１方向とは異なる第２方向に延長される第２ライン部分とを含む複数の導電ラインと、前記複数の導電ラインの各々の前記第２ライン部分の一端と一体に接続されている複数のコンタクトパッドと、前記複数のコンタクトパッドのうち、選択された一部のコンタクトパッドから前記第２方向に沿って前記第２ライン部分と平行に延長される第１ダミー部分を各々有する複数のダミー導電ラインとを有する。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程及び該工程を容易に適用可能な構造の半導体素子を提供する。
【解決手段】半導体素子は、第１方向に相互平行に延びている複数のラインパターンを含む。複数のラインパターンのうちから選択される複数の第１ラインパターンは、第２方向に沿って交互に選択されて両側で各々隣接している２つのラインパターンの両端部のうち、素子領域の第１端部にさらに近い各端部に比べて、第１端部からさらに遠く位置する第１端部を有する。複数のラインパターンのうちから選択される複数の第２ラインパターンは、第２方向に沿って交互に選択され、両側で各々隣接している２つのラインパターンの両端部のうち、第１端部にさらに近い各端部より、第１端部からさらに近く位置する第２端部を有する。 （もっと読む）

【課題】マスク層としての酸化膜層に対するシリコン層のエッチングにおける選択比を向上させることができる基板処理方法を提供する。
【解決手段】マスク層としてのＳｉＯ_２層６２と、処理対象層としてのシリコン層６１を有するウエハＷをプロセスモジュール２５のチャンバ４２内に搬入し、ＮＦ_３ガス、ＨＢｒガス、Ｏ_２ガス及びＳｉＣｌ_４ガスの混合ガスから生成されたプラズマによってＳｉＯ_２層６２表面にデポ６５を堆積させてマスク層としての層厚を確保しつつシリコン層６１をエッチングする。 （もっと読む）

【課題】シリコン含有膜を有する多層マスクを、シリコン化合物を含む残渣を残存させることなく、容易に確実に除去できる多層マスクの除去方法および半導体素子の製造方法を提供する。
【解決手段】シリコンを含有しない第１膜１３と、シリコン含有膜からなる第２膜１４と、レジスト層からなる第３膜１５とを順に形成してなる多層膜の第３膜１５をパターニングし、パターニングされた第３膜１５を有する多層膜に不具合がない場合には、第３膜１５をマスクとして、ドライエッチングにより第２膜１４をパターニングし、多層膜に不具合がある場合には、多層膜に不具合のない場合におけるドライエッチングよりも、第１膜１３のエッチング速度と第２膜１４のエッチング速度との差が大きいドライエッチングにより第２膜１４を除去する多層マスクの除去方法とする。 （もっと読む）

【課題】顕微鏡付吸引型局所マイクロプラズマエッチング装置および局所マイクロプラズマエッチング方法を提供する。
【構成】試料台と、ガス導入部が設けられている真空容器と、キャピラリー管とＲＦマイクロ波発振用電極を具備したプラズマガンと、顕微鏡と、試料台を具備する試料ステージとを有する吸引型局所マイクロプラズマエッチング装置であって、前記試料ステージは真空容器内にあり、前記キャピラリー管の先端部は真空容器内に凸設され、後部端部は真空容器外に存在して排気装置が連結されており、前記顕微鏡鏡頭は真空容器内に凸設され、前記ガス導入部から真空容器内に導入されたプラズマ用反応性原料ガスをキャピラリー管の先端部から吸引するようにしたことを特徴とする顕微鏡付吸引型局所マイクロプラズマエッチング装置である。 （もっと読む）

【課題】微細化された３次元的なデバイスを実現し得る、半導体装置の製造方法を提供する。
【解決手段】開示される、本発明の一実施形態による、半導体装置の製造方法によれば、ライン・アンド・スペース状の第２の層１２を、第２の層１２が延在する方向と交わる方向に延びるライン・アンド・スペース状の第８の層２５をマスクとしてエッチングすることにより、二次元的に配列される第２の層１２を得、これにより下地層をエッチングすることにより、二次元的に配列されるピラーを形成することができる。 （もっと読む）

【課題】パターニングされた被エッチング膜のシリサイド化を簡便に行うことのできる半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、ポリシリコン膜２１上にＳｉＯ_２ 膜２２をパターンニングし、ＳｉＯ_２ 膜２２を覆うようにポリシリコン膜２３を堆積した後、ＳｉＯ_２ 膜２２の側壁部分にポリシリコン電極２３ａを形成する。次いで、ＳｉＯ_２ 膜２２を除去した後、堆積したＳｉＯ_２ 膜２４をエッチバックして電極２３ａの側壁部にＳｉＯ_２ からなるサイドウォール２４ａを形成する。次いで、サイドウォール２４ａの間にポリシリコンを埋め込むことによってポリシリコン電極２３ｂを形成し、サイドウォール２４ａを除去して、ポリシリコン膜２１およびポリシリコン電極２３ａ，２３ｂをエッチバックすることでポリシリコン膜２１をパターンニングする。 （もっと読む）

【課題】エッチング加工形状の疎密に因らず同じ深さと同じ形状でプラズマエッチングすることのできるプラズマエッチング方法及びプラズマエッチング装置を提供する。
【解決手段】処理容器１０１と、載置台１０５と、マイクロ波供給手段と、ガス供給手段１１６と、排気装置２４と、載置台１０５に交流バイアス電力を供給するバイアス電力供給手段１１３ｂと、交流バイアス電力を制御するバイアス電力制御手段１１３ｄとを備えるプラズマエッチング装置１００を用いたプラズマエッチング方法であって、バイアス電力制御手段１１３ｄは、交流バイアス電力の載置台１０５への供給と停止を交互に繰り返し、交流バイアス電力を供給する期間と、交流バイアス電力を停止する期間との合計期間に対する交流バイアス電力を供給する期間の比が０．１以上０．５以下になるように、交流バイアス電力を制御することを特徴とする。 （もっと読む）

【課題】開口幅の異なる複数のトレンチ３を有する半導体装置の製造方法において、従来の半導体装置の製造方法より各トレンチ３で半導体基板１表面に対する側壁角度のばらつきを抑制する。
【解決手段】半導体基板１に対して、マスク２の形状に対応した開口幅の異なる複数のトレンチ３を形成するトレンチ形成工程を行う。そして、複数のトレンチ３の内壁に、ポリマー膜４より反応性イオンエッチングに対する耐性が強い保護膜５を形成する工程と、ポリマー膜４を成膜するポリマー膜成膜工程とを有するトレンチ保護膜形成工程を行う。そして、トレンチ形成工程と、トレンチ保護膜形成工程とを交互に繰り返すことによりトレンチを深くする。 （もっと読む）

【課題】シリコン基板またはシリコン層のエッチング加工において、側壁ダメージの防止、高選択比および垂直形状加工を両立させることができるＳｉエッチング方法を提供する。
【解決手段】真空可能なチャンバ１０内に配置されたサセプタ１２上にシリコン基板Ｗを載置し、チャンバ１０内でエッチングガスを放電させてプラズマを生成し、サセプタ１２にイオンを引き込むための第１の高周波ＲＦ_Ｌを印加する。エッチングガスにはＢｒ_２ガスとＣｌ系の高分子ガスとを含む混合ガスを用いる。 （もっと読む）

【解決手段】シリコン層は、その上に形成されたパターン化マスクを通してエッチングチャンバを使用してエッチングされる。フッ素（Ｆ）含有エッチングガス及びシリコン（Ｓｉ）含有化学気相蒸着ガスが、エッチングチャンバ内へ提供される。フッ素（Ｆ）含有エッチングガスは、シリコン層内に特徴をエッチングするために使用され、シリコン（Ｓｉ）含有化学気相蒸着ガスは、特徴の側壁上にシリコン含有蒸着層を形成するために使用される。エッチングガス及び化学気相蒸着ガスからプラズマが生成され、バイアス電圧が印加される。プラズマを使用してシリコン層内に特徴がエッチングされ、エッチングされている特徴の側壁上にシリコン含有パッシベーション層が蒸着される。パッシベーション層中のシリコンは、主として化学気相蒸着ガスに由来する。エッチングガス及び化学気相蒸着ガスは、次いで、停止される。 （もっと読む）

【課題】高アスペクト比を有する多結晶シリコン膜のエッチング加工において、加工性の向上を図る。
【解決手段】シリコン基板１の上面にゲート絶縁膜４が形成され、その上面に多結晶シリコン膜５、７、電極間絶縁膜６などからなるゲート電極の積層膜からなる加工対象膜が形成されている。この上面に、ハードマスクとして機能するシリコン窒化膜８、酸化アルミニウム膜９が積層される。従来相当のシリコン窒化膜１０が単層の構成のハードマスクに比べ、ハードマスクを薄くすることができる。これによって、リソグラフィのパターン幅Ａに対して最終加工幅Ｃ１はＣ２に対して小さくすることができ、加工変換差を小さくすることができる。 （もっと読む）

【課題】Si層と下地層としてのSiO₂層を有する基板に貫通ビアを形成するドライエッチングにおいて、貫通ビアの開口部付近の側壁の角部ないし肩部を確実なくす。
【解決手段】基板７はSi層２１、SiO₂層２２、フォトレジストマスク２４を少なくとも備える。少なくともSF₆とO₂を含む混合ガスを使用したドライエッチングによりSi層２１を貫通する貫通ビア３１を形成する。次に、アッシングによりフォトレジストマスク２４を除去する。さらに、高C/F比のフルオロカーボン系ガスを含むガスを使用したドライエッチングによりSiO₂層２２をエッチングし、それによって貫通ビア３１がSiO₂層２２を貫通する。 （もっと読む）

【課題】シリコン基板のエッチング加工、特に立体型構造体を作製するためのエッチング加工において、マスク選択比の向上を可能とし、さらには高選択性と垂直加工形状との両立を可能とするドライエッチング方法を提供する。
【解決手段】真空可能なチャンバ１０内に配置されたサセプタ１２上にシリコン基板Ｗを載置し、チャンバ１０内でエッチングガスを放電させてプラズマを生成し、サセプタ１２にイオンを引き込むための第１の高周波ＲＦLを印加する。そして、自己バイアス電圧の絶対値を２８０Ｖ以下に選び、圧力（mTorr）をｘ、サセプタ１２におけるバイアスＲＦパワー密度（ワット／ｃｍ２）をｙとすると、ｙ＜８ｘ＋１２０の関係が満たされるようにする。 （もっと読む）

【課題】側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層２０上に第１の絶縁膜１０、第２の絶縁膜１２、第３の絶縁膜１３を積層形成する工程と、ラインアンドスペースパターンのレジストをマスクとして絶縁膜１２および１３を異方性エッチングし、レジストを除去する工程と、絶縁膜１２および１３をスリミングし、ラインの断面形状をＴ字型の形状とするように加工する工程と、加工された絶縁膜１２および１３上に、これら絶縁膜１２および１３と異なる膜１７を形成する工程と、異なる膜１７を第２の絶縁膜１３の上面および第１の絶縁膜１０の上面が露出するまで異方性エッチングする工程と、絶縁膜１２および１３を除去後、第１の絶縁膜１０をエッチングする工程とを備えたものである。 （もっと読む）

【課題】ハードマスクを用いて選択形成したトレンチに、ハードマスクを残した状態でエピタキシャル層を埋め込む際に、結晶欠陥の発生を防ぐとともに、超接合構造を効率良く形成でき、良好な良品率が得られる半導体装置の製造方法を提供すること。
【解決手段】トレンチ４を形成するためのマスクとなるマスク絶縁膜３が少なくとも前記トレンチ形成用開口部６ｄ周辺で、他の部分より薄い膜厚部分を有し、前記トレンチ４にｐ型エピタキシャル半導体層５を埋め込む前に、前記マスク絶縁膜３の膜厚の薄い部分をエッチングして除去した後に、前記トレンチ４にｐ型エピタキシャル半導体層５を埋め込む。 （もっと読む）