【課題】 所望の偏向感度が得られ、高周波駆動に対応した偏向器及びその作製方法を提供する。
【解決手段】 基板５０１上に、貫通口と、この貫通口の側壁に配置された互いに対向する少なくとも一対の電極５０３ａ，５０３ｂと、を有する偏向器であって、前記基板の上面、前記基板の下面および前記電極と前記基板の間のうち少なくとも１か所に、複数の絶縁層５０４ａ, ５０４ｂが積層されており、前記複数の絶縁層の少なくとも１つが、二酸化シリコンからなる。 （もっと読む）

膜スタックを処理するためのクラスタツール、処理チャンバ及び方法の実施形態が提供される。一実施形態においては、膜スタックのシリコン層と金属層をインサイチュエッチングするための方法であって、処理チャンバ内で膜スタックの金属上層をエッチングして下にあるシリコン層の一部を露出させるステップと、処理チャンバから基板を取り出さずにシリコン層におけるトレンチをエッチングするステップと、を含む前記方法が提供される。本発明は、フラットパネルディスプレイの薄膜トランジスタ製造に特に有用である。 （もっと読む）

プラズマ処理システムにおける、半導体基板上の所定の層を介して機能をエッチングするための方法。本方法は、上記プラズマ処理システムのプラズマ処理室に基板を置くことを含む。また本方法は、上記プラズマ処理室内へエッチャント混合気を流し込むことも含み、上記エッチャント混合気は所定の層をエッチングするように構成されている。本方法はさらに、エッチャント・ソース・ガスからのプラズマを打撃することを含む。さらに本方法は、上記基板にバイアスＲＦ信号を印加しながら、上記機能を少なくとも部分的に所定の層を介してエッチングすることを含む。上記バイアスＲＦ信号は約２７ＭＨｚ乃至約７５ＭＨｚの範囲のバイアスＲＦ周波数と、バイアスＲＦ電力成分とを有し、上記バイアスＲＦ電力成分は、エッチ機能を、基板の第２の層への、予め決められた選択性しきい値より高いエッチング選択性でエッチングさせるように構成され、または上記機能を、バイアスＲＦ周波数における予め決められたエッチ速度パラメータ及びエッチ・プロファイル・パラメータに従ってエッチングさせるように構成される。
（もっと読む）

【課題】 調整可能な反射防止コーティングを含む構造およびその形成方法を提供することである。
【解決手段】 調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングを含む配線工程（ＢＥＯＬ）アプリケーションにおける配線構造が記載される。ＴＥＲＡコーティングは、例えば、シングルダマシン構造またはデュアルダマシン構造の中で取り入れられることができる。ＴＥＲＡコーティングは、配線構造を形成するリソグラフィマスクの一部として役に立つことができ、または、それは、ハードマスクとして、ケミカルメカニカルポリシング（ＣＭＰ）のストップ層として、またはＣＭＰ中の犠牲層として役立つことになる。 （もっと読む）

【課題】基板上の誘電体レイヤにおいてトレンチ深さまでトレンチをエッチングする方法を提供する。
【解決手段】ＡＲＣが前記誘電体レイヤ上に設けられる。厚さを有するフォトレジストマスクが前記ＡＲＣ上に形成される。前記ＡＲＣがエッチングされる。１：１および２：１の間であるフォトレジストに対する誘電体のエッチング選択性で、トレンチが前記誘電体レイヤ中へエッチングされる。 （もっと読む）

基板上に基層及び機械層を設けることと、基層と機械層との間に犠牲層を設けることと、犠牲層と基板との間にエッチストップ層を設けることと、ドライ化学エッチングを用いて犠牲層を除去することとを含み、ドライ化学エッチングはフッ素含有プラズマを用いて行われ、エッチストップ層は、ＨｆＯ_２，ＺｒＯ_２，Ａｌ_２Ｏ_３及びＴｉＯ_２のような実質的に非導電性のフッ素の化学作用を起こさない材料を有するマイクロマシン技術（ＭＥＭＳ）デバイスの製造方法である。
（もっと読む）

【課題】 多層配線において、ショートやビア抵抗増加のような目合わせずれによる問題を回避し、信頼性の高い多層配線を得る。
【解決手段】 半導体装置は、第１配線層（２０１）と、層間絶縁層（２０２〜２０８）とを具備する。第１配線層（２０１）は、基板の上面側に設けられ、第１配線を含む。層間絶縁層（２０２〜２０８）は、前記第１配線層（２０１）上に設けられ、一方の端を前記第１配線に接続されたビアと、前記ビアの他方の端に接続された第２配線とを含む。前記層間絶縁層（２０２〜２０８）はシリコン酸化膜より低い比誘電率を有する。前記層間絶縁層（２０２〜２０８）の上部は、下側から順に、シリコン酸化膜（２０６）、シリコン窒化膜（２０７）、シリコン酸化膜（２０８）を備える。 （もっと読む）

【課題】残渣を生じることなく、精度良くエッチング可能な半導体装置の製造方法の提供。
【解決手段】ゲート酸化膜により段差を持つポリシリコン膜７を積層後、フォトレジスト６を全面に塗布し、パターン形成せず段差が見えるまでフォトレジストをアッシングする。そのあとＲＩＥにより段差部のエッチングを行い、段差を緩和する。この後、フォトレジストをパターンしＳｉＯ２に対する選択比の高いＨＢｒでエッチングを行うことにより、残渣を生じないエッチングができる。 （もっと読む）