【課題】メモリセルアレイ領域となるリソグラフィの解像限界以下の直線部と、その直線部を接続する接続部とを有するソース・ドレイン拡散層を簡易に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】シリコン窒化膜５０上に第１ハードマスク６０、Ｘ軸方向に直線状に延びる第２ハードマスク７０を複数並列して形成する。次に、第２ハードマスク７０のヒンジ領域Ｈにイオン注入しエッチングレートを変化させる。次に、第２ハードマスク７０をマスクとして第１ハードマスク６０をエッチングし、イオン注入されていない第２ハードマスク７０のみエッチング除去する。次に、第１ハードマスク６０に側壁膜８０を形成し、第２ハードマスク７０に覆われていない第１ハードマスク６０をエッチング除去する。そして、側壁膜８０及び第１ハードマスク６０をマスクとしてシリコン窒化膜５０をエッチング除去する。 （もっと読む）

【課題】エッチング深さの制御性や再現性に優れた、より選択性の高い窒化物化合物半導体層のエッチング方法、並びに、そのエッチング方法を用いて製造された半導体デバイスを提供すること。
【解決手段】Ａｌ含有窒化物化合物半導体層７上に窒化物化合物半導体層８を形成し、Ａｌ含有化合物半導体層７に対する窒化物化合物層８のエッチング選択比が１００以上となる条件で窒化物化合物層８をドライエッチングする。 （もっと読む）

いくつかの実施形態は、犠牲材料に沿ったポリマースペーサーの形成、犠牲材料の除去、および集積回路の製造中におけるマスクとしてのポリマースペーサーの利用、を含む。ポリマースペーサーマスクは、例えばフラッシュメモリアレイのフラッシュゲートをパターン化するために利用されてもよい。いくつかの実施形態では、ポリマーは大きな犠牲構造と小さな犠牲構造にわたって同時に形成される。ポリマーは、小さな犠牲構造にわたってよりも、大きな犠牲構造にわたっての方が厚く、こうした厚さの差を利用して、高密度構造と低密度構造を単一フォトマスクで製造する。
（もっと読む）

【課題】微細孔（貫通孔）の形成において、エッチングマスクと孔側壁の凹凸を一括で除去でき、工数及びコストを削減した半導体装置の製造方法を提供すること。
【解決手段】本発明に係る半導体装置の製造方法は、一方の面から他方の面に至る微細孔が形成された半導体基板と、前記半導体基板の一方の面側であって、前記微細孔の一端を覆うように配された電極と、を備えた半導体基板の製造方法において、前記半導体基板の他方の面に形成したエッチングマスクにより、該半導体基板の他方の面から、前記電極が露出するまで前記微細孔を形成する工程Ａと、前記微細孔の側壁の凹凸の除去と、前記エッチングマスクの剥離とを一括に行う工程Ｂと、を少なくとも備えたことを特徴とする。 （もっと読む）

【課題】有機シロキサンを主成分とする絶縁膜にエッチング処理によって凹部を形成する際に、凹部の底部に異常形状が形成されるのを抑制する。
【解決手段】層間絶縁膜を構成する有機シロキサンを主成分とする有機絶縁膜２に形成された溝や孔等のような凹部４内に導体膜を埋め込むことで埋込配線構造を構成する半導体集積回路装置の製造方法において、有機絶縁膜２上にフォトレジスト膜３を形成した後、そのフォトレジスト膜３をエッチングマスクとして有機絶縁膜２に溝や孔等のような凹部４を形成する際に、その凹部４の底部に異常形状が形成されるのを抑制するために、ＣＦ系のガス／Ｎ₂／Ａｒガスを用いたプラズマドライエッチング処理を施すことにより凹部４を形成した。 （もっと読む）

【課題】ソース/ドレインコンタクトホールを自己整列工程で形成する際に、窒化膜による膜ストレスを減らすことができ、エッチング停止膜の消失を防ぐことにより半導体基板を損傷から保護することができる製造方法を提供する。
【解決手段】半導体基板１０２の上部に選択ラインとワードラインを形成する。それらの上部に薄い窒化膜からなる第１のエッチング停止膜１１８と、さらにエッチング選択比の異なる高誘電体膜からなる第２のエッチング停止膜１２０を形成する。この上に第１の絶縁膜１２２を形成する。第１の絶縁膜の一部をＣＦ_４ガスによりエッチング除去する。第２のエッチング停止膜をＢＣｌ_３ガスにより除去し、第１のエッチング停止膜をＣＨＦ_３ガスにより除去し基板に達するコンタクトホールを形成する。 （もっと読む）

【課題】ＩＩＩ族窒化物材料を用いるＩＩＩ族窒化物半導体において加工形状および深さなどを安定的に制御してエッチングを行なうことのできるＩＩＩ族窒化物半導体のエッチング方法を提供する。
【解決手段】ＩＩＩ族窒化物半導体のエッチング方法は、アルミニウムを相対的に多く有する層と、アルミニウムを相対的に少なく有する層とを含むＩＩＩ族窒化物半導体のベース部を準備する工程と、ベース部に対してヨウ素原子を含むエッチングガスによりエッチングを行なう工程とを備えている。エッチングを行なう工程では、アルミニウムを相対的に多く含む層がエッチングストップ層となることを特徴としている。 （もっと読む）

【課題】応力緩和パターンにより基板の反りを防止して、しかも、応力緩和パターン基板の強度低下の問題がなく、必要に応じ、応力緩和パターンを通じた冷却ガスの流出を抑えられるようにする。
【解決手段】マスク層２の周辺域４ｂに設けた応力緩和パターン３によりマスク層２の内部応力を十分に緩和して基板１が反るのを防止しながら、応力緩和パターン３がマスク層２の周辺域４ｂにおける最内側から基板１の外周位置まで不連続なこと、基板１へのエッチング加工に伴なうエッチ深さＨ２を加工パターン４による通常エッチ深さＨ１未満に規制すること、の少なくとも１つによって、上記の目的を達成する。 （もっと読む）

【課題】
楕円パターンの深孔加工において、エッチング初期の過剰堆積に起因する短径側の開口性不足を改善した高精度加工を行う。
【解決手段】
楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、第１のステップは、エッチング中のポリマー量を第２のステップよりも少なく設定するとともに、第１のステップ時間を、楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御する。 （もっと読む）

【課題】ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供すること。
【解決手段】本発明の半導体素子の製造方法は、基板２１上に第１パターンＧ’を形成するステップと、該第１パターン上に酸化膜を形成するステップと、該酸化膜上にハードマスク層を形成するステップと、該ハードマスク層を第１基板温度でエッチングするステップと、前記酸化膜をエッチングして第２パターンを形成するステップとを含み、前記酸化膜のエッチングの際、第１基板温度より更に高い第２基板温度でフッ素（Ｆ）及び炭素（Ｃ）を含有しているガスをメインエッチングガスとして用いる。 （もっと読む）

【課題】ウェハ間や同一ウェハ内において、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜と第２絶縁膜とを含む積層膜が形成された被処理基板を、エッチング装置内に配置し、前記第１絶縁膜と前記第２絶縁膜を同一エッチング装置内においてエッチングする工程を有し、
前記第１絶縁膜が窒素含有膜からなり、前記第２絶縁膜がＳｉＯＣＨ膜等からなり、前記工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、ＣｘＦｙで表されるフルオロカーボンを含むガスを用いることを特徴とする。 （もっと読む）

【課題】冗長回路による救済率の向上及び半導体装置の不良の低下を同時に実現する半導体装置及び当該半導体装置の製造方法を提供する。
【解決手段】基板１０１上の絶縁膜１０６に形成されたメタル配線１０９及びフューズ配線１１１と、前記絶縁膜１０６の上方に形成された第１のＰＡＤ配線下絶縁膜２０２と、前記第１のＰＡＤ配線下絶縁膜２０２上に形成された第２のＰＡＤ配線下絶縁膜２０３と、前記第１のＰＡＤ配線下絶縁膜２０２及び第２のＰＡＤ配線下絶縁膜２０３の前記メタル配線１０９の上方の領域に形成されたＰＡＤ配線４０２と、前記第１のＰＡＤ配線下絶縁膜２０２及び前記第２のＰＡＤ配線下絶縁膜のうち当該第１のＰＡＤ配線下絶縁膜２０２の一部が前記フューズ配線１１１の上方の領域に残存するように形成された開口部７０１を備え、前記第２のＰＡＤ配線下絶縁膜２０３は前記第１のＰＡＤ配線下絶縁膜２０２に含まれる元素と異なる元素を含む。 （もっと読む）

【課題】素子特性が低下するのを抑制することが可能な半導体チップを提供する。
【解決手段】このＬＥＤアレイチップ（半導体チップ）１００は、表面に平行な矢印Ｙ方向に延びる分割線１ａに沿って分割された基板１と、基板１の上面上に形成された発光部３０と、矢印Ｙ方向に延びるように、矢印Ｙ方向に対して基板１の上面の一方端部側および他方端部側にそれぞれ設けられ、分割の際に起点となったスクライブライン１ｂと、矢印Ｙ方向に対してスクライブライン１ｂの内側となる基板１の上面上の領域に設けられた凸部３０とを備えている。また、凸部３０は、基板１上の分割線１ａ近傍の領域に一対に設けられており、根元２０ａの分割線１ａ側が、発光部３０より分割線１ａ側に突出するように配置されている。 （もっと読む）

【課題】エッチングに際して、形成される溝部（トレンチ）と穴部（ホール）の各底部を実質的に同時にエッチングストッパ膜に到達させることができるエッチング方法を提供する。
【解決手段】処理容器１２内の載置台１６上に被処理体Ｓを載置し、エッチングガスを供給しつつプラズマの存在下にて載置台に所定の周波数の高周波電力をバイアス電力として印加し、前記被処理体の表面に形成された、ＳｉＯ_２ 膜よりも誘電率が小さいエッチング対象膜に対してエッチング処理を施すようにしたエッチング方法において、バイアス電力として第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、バイアス電力として第１の周波数とは異なる第２の周波数の高周波電力を印加してエッチングを施す第２の工程とを備える。 （もっと読む）

【課題】絶縁膜に凹部を形成する際のエッチングレートの面内傾向を調整して、凹部の形状のばらつきを低減する。
【解決手段】半導体装置１００の製造方法は、半導体ウェハ上に第１の層間絶縁膜１０８を形成し、第１の層間絶縁膜１０８上に第２のエッチング阻止膜１１０を形成し、第２のエッチング阻止膜１１０を貫通して複数の凹部を第１の層間絶縁膜１０８に選択的に形成する工程を含む。ここで、第２のエッチング阻止膜１１０は、半導体ウェハの位置に応じて厚さが異なるように形成される。 （もっと読む）

【課題】終点検出のための特別な領域を設定する必要がないプラズマエッチング方法及び装置を提供する。
【解決手段】ＳＦ_６ガスをプラズマ化してＳｉ膜上のエッチンググランドをエッチングするエッチング工程において、これを、多量のＳＦ_６ガスを供給する多量供給工程と、少量のＳＦ_６ガスを供給する少量供給工程との二工程から構成する。エンドポイント検出処理部３４は、少量供給工程におけるプラズマ中のＳｉ又はＳｉＦｘの発光強度を測定し、測定された発光強度が予め設定した基準値以下となったとき、エッチング終点であると判定する。 （もっと読む）

【課題】 半導体装置の製造方法及び半導体装置に関し、先ビアデュアルダマシン工程において、ダメージを発生することなくビアの少なくとも上部をテーパ状にする。
【解決手段】 導電体層１上に層間絶縁膜２を形成したのち、層間絶縁膜２に導電体層１に対するビア３を形成し、次いで、ビア３を充填物７で埋め込んだのち、充填物７のエッチングレートが層間絶縁膜２のエッチングレートより遅い条件でエッチングを行うことによって層間絶縁膜２に配線溝６を形成すると同時に、ビア３の少なくとも上部５をテーパ形状に加工し、次いで、ビア３と配線溝６を埋めるように導電体膜８を形成したのち、導電体膜８が形成された表面を平坦化して埋込配線を形成する。 （もっと読む）

【課題】 光検出器の上部層をエッチングする際に、ポリマーが形成されるためエッチング速度が低下する。
【解決手段】 受光部を有する基板上に上部層を形成し、上部層の受光部に対応する領域を開口する集積回路製造方法であって、上部層を複数回のエッチング条件でエッチングを行い、少なくとも１つのエッチング条件の終了後に酸素プラズマ処理を行う。これにより、エッチングを行った際に形成されるポリマーを除去することができ。エッチング処理の処理時間を低減できる。 （もっと読む）

【課題】接続用開口部の形成。
【解決手段】
まず、少なくとも一つの誘電層が形成されている基板が提供される。次に、第一の開口部を有するフォトレジスト層が誘電層上に形成される。プラズマエッチング操作を行い、誘電層に第二の開口部を形成するが、第一の開口部は第二の開口部の上方に位置する。第一の開口部の底部の直径は、第二の開口部の頭部の直径より小さい。その後フォトレジスト層を誘電層より除去する。したがって、露出した接続用開口部の少なくとも一部分は酸化されず、導電パターンおよび接続用開口部をふさぐ導電層の間の抵抗の増加を防ぐ。 （もっと読む）

【課題】 半導体装置に使用される寸法は、ますます微細化されている。寸法が微細化され、導電膜配線のエッチング時における下地膜のエッチングにより、導電膜配線パターンの寸法測定が正確に行えないという問題がある。
【解決手段】本発明の寸法測定パターンは、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域における下地膜を、導電膜配線のエッチングガスに対しエッチングされない材料とする。そのため測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形が配線幅にあたるピークのみを安定して得られ、正確に導電膜配線の寸法測定が実施できる。 （もっと読む）