寸法測定パターン、及びその形成方法
【課題】 半導体装置に使用される寸法は、ますます微細化されている。寸法が微細化され、導電膜配線のエッチング時における下地膜のエッチングにより、導電膜配線パターンの寸法測定が正確に行えないという問題がある。
【解決手段】本発明の寸法測定パターンは、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域における下地膜を、導電膜配線のエッチングガスに対しエッチングされない材料とする。そのため測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形が配線幅にあたるピークのみを安定して得られ、正確に導電膜配線の寸法測定が実施できる。
【解決手段】本発明の寸法測定パターンは、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域における下地膜を、導電膜配線のエッチングガスに対しエッチングされない材料とする。そのため測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形が配線幅にあたるピークのみを安定して得られ、正確に導電膜配線の寸法測定が実施できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の寸法測定パターンに関し、特に微細化された寸法を測定可能な寸法測定パターン、及びその形成方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置は大規模、大容量化が進展し、ＤＲＡＭ（Dynamic Random Access Memory）においては、１Ｇｂｉｔの大容量メモリが実用化されている。これらの大規模半導体装置においては、最小寸法として６０〜１００ｎｍが使用されている。量産ラインにおいては、この微細パターンの出来上り寸法をモニターし、製造条件を制御することで、これらの微細パターン寸法精度の安定化を図っている。この寸法測定は、一般的には測長ＳＥＭ（Scanning Electron microscope、走査型電子顕微鏡）により行われている。
【０００３】
しかし、微細化され１００ｎｍ以下の寸法においては、測長ＳＥＭによる安定した寸法測定が困難になってきている。これらの問題点について図３、４を参照して説明する。ここでは例として、導電膜配線の寸法測定について説明する。図３に従来例の製造工程における導電膜配線断面図、図４には導電膜配線断面図と測長ＳＥＭ画像のコントラスト波形図を、（Ａ）下地絶縁膜が鋭角的にエッチングされた場合、（Ｂ）下地絶縁膜が緩やかなスロープとしてエッチングされた場合を示す。
【０００４】
導電膜配線の製造工程は、まず図３（Ａ）に示すようにシリコン基板１１上にＣＶＤ（Chemical Vapor Deposition）法を用いて、絶縁膜として例えばシリコン酸化膜（ＳｉＯ２）１２を形成する。シリコン酸化膜１２の表面にリソグラフィ法によりレジストパターン２１を形成する。次に図３（Ｂ）に示すように前記レジストパターン２１をマスクにドライエッチングによりシリコン酸化膜１２にコンタクトホール３１を開口する。次にコンタクトホール３１にＣＶＤ法を用いてタングステン（Ｗ）膜を成膜する。成膜したタングステン膜をＣＭＰ（Chemical Mechanical Polishing）法により研磨し、図３（Ｃ）に示すようにタングステンプラグ１３を形成する。
【０００５】
次に図３（Ｄ）に示すように導電膜配線を形成するため、例えばチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６の導電膜をＰＶＤ（Physical Vapor Deposition）法等により成膜する。さらにこれらの導電膜の上にリソグラフィ法によりレジストパターン２２を形成する。そして、図３（Ｅ）に示すように前記レジストパターン２２をマスクとして、塩素系ガス（Ｃｌ２、ＢＣｌ３）を使用したドライエッチングによりチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６をパターニングし導電膜配線を形成する。このとき導電膜のドライエッチングにおいては、導電膜の残渣をなくすためオーバーエッチングされる。この導電膜のオーバーエッチングにより、下地であるシリコン酸化膜１２の一部がエッチングされる。
【０００６】
このように導電膜配線に沿ってシリコン酸化膜１２の一部がエッチングされ、シリコン酸化膜１２は掘れた形状となる。このシリコン酸化膜１２のエッチング形状は、ウェハー内やウェハー間で異なっている。ある場合には図４（Ａ）の上側に示すようにシリコン酸化膜は鋭角的にエッチングされる。また、図４（Ｂ）の上側に示すようにシリコン酸化膜はなだらかなスロープ状にエッチングされる場合もある。このように導電膜配線の端部におけるシリコン酸化膜のエッチング形状は、ばらばらとなってしまう。
【０００７】
この導電膜配線の寸法測定を実施すると、シリコン酸化膜のエッチング形状に影響され、測定される寸法が異なる結果となる。すなわち、寸法測定点として、上面の窒化チタン膜１６の端部、底面のチタン膜／窒化チタン膜１４とシリコン酸化膜との境界線、シリコン酸化膜のエッチングされた端部の３つが認識される。そのためシリコン酸化膜のエッチング形状に応じてＳＥＭ測定における２次電子画像のコントラスト波形が異なり、測定される寸法が異なる。図４（Ａ）においては、２次電子画像のコントラスト波形２つのピークをもつ。また図４（Ｂ）においては、コントラスト波形のスロープ部分がなまった状態になる。
【０００８】
このように導電膜のエッチング時に下地のシリコン酸化膜がエッチングされ、そのエッチング形状がばらつく。そのためＳＥＭ測定の２次電子画像のコントラスト波形が不安定になり、導電膜配線の寸法測定誤差が生じることになる。今まではその寸法測定誤差が許容範囲内であった。しかし微細化された現在においては、下地絶縁膜（シリコン酸化膜）のエッチング形状による寸法測定誤差が許容されなくなり、導電膜配線の寸法測定を正確に実施できないという新しい問題が顕在化している。
【０００９】
これらの導電性配線の配線幅を測長ＳＥＭにより測定する先行特許文献として下記特許文献がある。特許文献１（特開２００５−８５８１１）、特許文献２（特開２００２−７５９９３）には導電性配線の寸法測定に測長ＳＥＭを用いていることが開示されている。しかしこれらの特許文献には、本発明の課題、及び寸法測定パターンに関して何ら記載されていない。
【００１０】
【特許文献１】特開２００５−８５８１１号公報
【特許文献１】特開２００２−７５９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
半導体装置は大規模化され、使用される寸法はますます微細化されている。半導体装置の量産においては、微細パターンの寸法を正確に測定し、製造条件にフィードバックすることがより重要になる。しかし寸法が微細化され、パターン形成時に下地膜がエッチングされることで、寸法測定が正確に行えないという新しい問題が顕在化してきた。本発明の課題は、これらの問題に鑑み、微細化された寸法測定を正確に測定可能な寸法測定パターン、及びその形成方法を提供することにある。
【課題を解決するための手段】
【００１２】
本願は上記した課題を解決するために、基本的には下記に記載される技術を採用するものである。またその技術要旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１３】
本発明の導電膜配線の寸法測定に用いられる寸法測定パターンは、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を有し、前記下地領域は、そのドライエッチング速度が、前記導電膜配線のドライエッチング速度より、少なくとも１０倍以上小さい導電膜物質で構成されることを特徴とする。
【００１４】
本発明の寸法測定パターンの前記導電膜配線は、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料からなることを特徴とする。
【００１５】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、導電膜プラグであることを特徴とする。
【００１６】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、タングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料により形成することを特徴とする。
【００１７】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部は、前記導電膜配線の両側面に対応し、前記両側面の位置に対応して、平面形状が矩形の前記下地領域が設けられ、前記下地領域の表面は前記両側面の少なくとも外側にはみ出して配置されることを特徴とする。
【００１８】
本発明の寸法測定パターンの形成方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜をエッチングし隣接して平行に延在する矩形のスリットを形成する工程と、前記スリットを導電膜物質で埋め込み下地領域を形成する工程と、前記下地領域の表面上に、側面が位置するように導電膜配線を形成する工程を少なくとも含むことを特徴とする。
【００１９】
本発明の寸法測定パターンの形成方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、を少なくとも備えた半導体装置の製造方法において、前記スリットは前記コンタクトホールを形成する工程と同一工程で形成され、前記下地領域は前記導電膜プラグを形成する工程と同一工程で形成されることを特徴とする。
【００２０】
本発明の寸法測定パターンの形成方法においては、前記導電膜物質としてタングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料を用いることを特徴とする。
【００２１】
本発明の寸法測定パターンの形成方法においては、前記導電性配線として、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料を用いることを特徴とする。
【００２２】
本発明の寸法測定パターンの形成方法においては、前記導電膜配線を形成するときのドライエッチングのエッチングガスとして塩素、塩化ホウ素ガスからなる混合ガスを使用することを特徴する。
【００２３】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、前記導電膜配線の仕上がり寸法を測定する工程と、を少なくとも備え、前記導電膜配線の仕上がり寸法を測定する工程は、上記したいずれかの寸法測定パターンを用いて行なわれることを特徴とする。
【発明の効果】
【００２４】
本願発明の寸法測定パターンは、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜を導電膜配線のエッチングガスに対し、エッチングされない材料、あるいは高選択比を有する材料で形成する。導電膜配線のエッチング時に寸法測定パターンの下地膜がエッチングされないことから、寸法測定用の導電膜配線形状は裾引き無く安定した形状となる。その結果導電膜配線の寸法測定を安定して実施できる効果が得られる。さらに本発明の微細化された寸法を正確に測定可能な寸法測定パターンを備えることで、製造条件が制御しやすくなり、高歩留まりの半導体装置、及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００２５】
本発明の寸法測定パターンについて、図１、２を参照して説明する。図１には、本発明の実施形態として製造工程順に半導体装置の断面図（Ａ）〜（Ｅ）を示す。図２には、寸法測定パターンの断面図及びその時の寸法測定パターン上面から測長ＳＥＭ（走査型電子顕微鏡）にて観察される２次電子画像のコントラスト波形図を示す。
【００２６】
図１を参照して本発明の実施形態例の製造方法を説明する。図１においては、左側に製品素子領域５１を、右側に寸法測定パターン領域５２をそれぞれ示している。このように本発明においては、製品素子領域５１とは別の寸法測定パターン領域５２に寸法測定用パターンを設けている。初めに、シリコン基板１１上に例えば３μｍ膜厚の絶縁膜であるシリコン酸化膜１２を形成する。シリコン酸化膜１２上にリソグラフィ法を用いてレジストパターン２１を形成する（図１（Ａ））。
【００２７】
次にレジストパターン２１をマスクとしてドライエッチングにより製品素子領域５１にはコンタクトホール３１を、寸法測定パターン領域５２にはコンタクトスリット３２を形成する。コンタクトスリット３２は、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域に配置する。コンタクトスリット３２の平面形状は、紙面に垂直方向に延在する矩形となっている。レジストパターン２１を剥離する（図１（Ｂ））。次に図１（Ｃ）に示すように、タングステン膜を成膜し、ＣＭＰ法によりコンタクトホール３１及びコンタクトスリット３２にタングステンプラグ１３を埋め込む。
【００２８】
図１（Ｄ）では配線となる導電膜としてチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６を順番に例えば１０ｎｍ、５０ｎｍ、５００ｎｍ，５０ｎｍの膜厚で成膜し、リソグラフィ法によりレジストパターン２２をパターニングする。最後に図１（Ｅ）でレジストパターン２２をマスクに塩素系ガス（Ｃｌ２、ＢＣｌ３）を用いてドライエッチングする。このドライエッチングにおいては、導電膜配線として残渣が無い様オーバーエッチングする。そのため製品素子領域５１の導電膜配線に沿って下地のシリコン酸化膜１２がエッチングされ、シリコン酸化膜１２の掘れによる裾引きが発生する。
【００２９】
一方寸法測定パターン領域５２の導電膜配線の寸法測定点となる導電膜配線の両端部はタングステンプラグ１３上に配置されている。タングステンプラグ１３の表面は、導電膜配線の両端部から外側へはみ出すように形成される。タングステンプラグ１３を形成するタングステンは導電膜配線のエッチングガス（塩素系ガス）に対し、高い選択比を有していることからエッチングされない。つまり導電膜配線の寸法測定点となる導電膜配線の両端部のタングステンプラグには段差が生じない。ここで高い選択比を有するとは、エッチングガスによるエッチングレートが非常に小さく、エッチング量が少なく、その段差は認められない程度以下であることである。
【００３０】
Cl2とBCl3の混合ガスを用いたプラズマによるドライエッチングでは、アルミニウム膜のエッチングレート（エッチング速度）が２００ｎｍ/ｍiｎとなる時、シリコン酸化膜は８０ｎｍ/ｍiｎ、タングステン膜は１５ｎｍ/ｍiｎ程度とすることができる。したがって、タングステン膜のエッチングレートはアルミニウム膜のエッチングレートの少なくとも１０倍以上小さくすることができる。したがって、導電膜配線のオーバーエッチングによって形成される導電膜配線とタングステンプラグとの境界の段差はせいぜい１０ｎｍ程度である。そのため測長ＳＥＭの２次電子画像のコントラスト波形として認識されない。
【００３１】
導電膜配線の寸法測定点となる導電膜配線の両端部をタングステンプラグ１３上に配置した寸法測定パターンを測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形を断面図と対比して図２に示す。図２に示すように、寸法測定パターンを上面より測長ＳＥＭにて観察した時、その２次電子画像のコントラスト波形は導電膜配線の上面の窒化チタン膜１６の端部と、底面のチタン膜／窒化チタン膜１４の端部のみが認識される。つまり配線幅にあたるピークのみが安定して得られる。コントラスト波形として、配線幅にあたるピークのみを安定して得られることから正確に導電膜配線の寸法測定を実施できる。
【００３２】
このように図４に示す従来例におけるシリコン酸化膜１２の掘れによるコントラスト波形が２つのピークをもつ、あるいはピークのスロープ部分がなまった状態は発生しない。そのため本発明においては、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域は、タングステンプラグ１３の上にあるように配置される。さらにタングステンプラグ１３のスリット幅は、寸法測定パターンにおける導電膜配線パターンのコントラスト波形とタングテンプラグとシリコン酸化膜との段差によるコントラスト波形（不図示）とが分離できる距離より広くする。
【００３３】
上記したように、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜を導電膜配線のエッチングガス（塩素系ガス）に対し、エッチングされない、あるいは高い選択比を有した材料により形成する。これらの導電性配線の材料としては、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びこれらの少なくとも１つを含有する合金、のうちいずれかが含まれる材料を用いることができる。
【００３４】
さらに導電膜配線の寸法測定点となる導電膜配線の両端部の下地膜の材料としては、タングステン（Ｗ）、シリコン（Ｓｉ）、及びこれらの少なくとも１つを含有する合金あるいは化合物、のうちいずれかが含まれる材料を用いることができる。このように導電膜配線の寸法測定点となる導電膜配線の両端部の下地膜をプラグとすることで、半導体装置のプラグ形成工程と同時に形成でき、製造工程は増加することがない。
【００３５】
本願発明の寸法測定パターンにおいては、導電膜配線のエッチングガスに対し導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜はエッチングされない。そのため測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形は配線幅にあたるピークのみを安定して得られ、正確に導電膜配線の寸法測定を実施できる。導電膜配線の寸法を正確に測定できることから、製造条件が制御しやすくなり、安定した高歩留まり半導体装置及びその製造方法が得られる。
【００３６】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更して実施することが可能であり、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態による半導体装置の各製造工程における断面図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。
【図２】本発明の実施形態における寸法測定パターンの断面図及びその上面からの測長ＳＥＭ画像のコントラスト波形図である。
【図３】従来の方法による半導体装置の各製造工程における断面図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。
【図４】従来の方法による寸法測定パターンの断面図及びその上面からの測長ＳＥＭ画像のコントラスト波形図である。
【符号の説明】
【００３８】
１１ シリコン基板
１２ シリコン酸化膜
１３ タングステンプラグ
１４ チタン膜／窒化チタン膜
１５ アルミニウム膜
１６ 窒化チタン膜
２１、２２ レジストパターン
３１ コンタクトホール
３２ コンタクトスリット
５１ 製品素子領域
５２ 寸法測定パターン領域
６１ 測長ＳＥＭ画像配線パターン部コントラスト波形
【技術分野】
【０００１】
本発明は半導体装置の寸法測定パターンに関し、特に微細化された寸法を測定可能な寸法測定パターン、及びその形成方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置は大規模、大容量化が進展し、ＤＲＡＭ（Dynamic Random Access Memory）においては、１Ｇｂｉｔの大容量メモリが実用化されている。これらの大規模半導体装置においては、最小寸法として６０〜１００ｎｍが使用されている。量産ラインにおいては、この微細パターンの出来上り寸法をモニターし、製造条件を制御することで、これらの微細パターン寸法精度の安定化を図っている。この寸法測定は、一般的には測長ＳＥＭ（Scanning Electron microscope、走査型電子顕微鏡）により行われている。
【０００３】
しかし、微細化され１００ｎｍ以下の寸法においては、測長ＳＥＭによる安定した寸法測定が困難になってきている。これらの問題点について図３、４を参照して説明する。ここでは例として、導電膜配線の寸法測定について説明する。図３に従来例の製造工程における導電膜配線断面図、図４には導電膜配線断面図と測長ＳＥＭ画像のコントラスト波形図を、（Ａ）下地絶縁膜が鋭角的にエッチングされた場合、（Ｂ）下地絶縁膜が緩やかなスロープとしてエッチングされた場合を示す。
【０００４】
導電膜配線の製造工程は、まず図３（Ａ）に示すようにシリコン基板１１上にＣＶＤ（Chemical Vapor Deposition）法を用いて、絶縁膜として例えばシリコン酸化膜（ＳｉＯ２）１２を形成する。シリコン酸化膜１２の表面にリソグラフィ法によりレジストパターン２１を形成する。次に図３（Ｂ）に示すように前記レジストパターン２１をマスクにドライエッチングによりシリコン酸化膜１２にコンタクトホール３１を開口する。次にコンタクトホール３１にＣＶＤ法を用いてタングステン（Ｗ）膜を成膜する。成膜したタングステン膜をＣＭＰ（Chemical Mechanical Polishing）法により研磨し、図３（Ｃ）に示すようにタングステンプラグ１３を形成する。
【０００５】
次に図３（Ｄ）に示すように導電膜配線を形成するため、例えばチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６の導電膜をＰＶＤ（Physical Vapor Deposition）法等により成膜する。さらにこれらの導電膜の上にリソグラフィ法によりレジストパターン２２を形成する。そして、図３（Ｅ）に示すように前記レジストパターン２２をマスクとして、塩素系ガス（Ｃｌ２、ＢＣｌ３）を使用したドライエッチングによりチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６をパターニングし導電膜配線を形成する。このとき導電膜のドライエッチングにおいては、導電膜の残渣をなくすためオーバーエッチングされる。この導電膜のオーバーエッチングにより、下地であるシリコン酸化膜１２の一部がエッチングされる。
【０００６】
このように導電膜配線に沿ってシリコン酸化膜１２の一部がエッチングされ、シリコン酸化膜１２は掘れた形状となる。このシリコン酸化膜１２のエッチング形状は、ウェハー内やウェハー間で異なっている。ある場合には図４（Ａ）の上側に示すようにシリコン酸化膜は鋭角的にエッチングされる。また、図４（Ｂ）の上側に示すようにシリコン酸化膜はなだらかなスロープ状にエッチングされる場合もある。このように導電膜配線の端部におけるシリコン酸化膜のエッチング形状は、ばらばらとなってしまう。
【０００７】
この導電膜配線の寸法測定を実施すると、シリコン酸化膜のエッチング形状に影響され、測定される寸法が異なる結果となる。すなわち、寸法測定点として、上面の窒化チタン膜１６の端部、底面のチタン膜／窒化チタン膜１４とシリコン酸化膜との境界線、シリコン酸化膜のエッチングされた端部の３つが認識される。そのためシリコン酸化膜のエッチング形状に応じてＳＥＭ測定における２次電子画像のコントラスト波形が異なり、測定される寸法が異なる。図４（Ａ）においては、２次電子画像のコントラスト波形２つのピークをもつ。また図４（Ｂ）においては、コントラスト波形のスロープ部分がなまった状態になる。
【０００８】
このように導電膜のエッチング時に下地のシリコン酸化膜がエッチングされ、そのエッチング形状がばらつく。そのためＳＥＭ測定の２次電子画像のコントラスト波形が不安定になり、導電膜配線の寸法測定誤差が生じることになる。今まではその寸法測定誤差が許容範囲内であった。しかし微細化された現在においては、下地絶縁膜（シリコン酸化膜）のエッチング形状による寸法測定誤差が許容されなくなり、導電膜配線の寸法測定を正確に実施できないという新しい問題が顕在化している。
【０００９】
これらの導電性配線の配線幅を測長ＳＥＭにより測定する先行特許文献として下記特許文献がある。特許文献１（特開２００５−８５８１１）、特許文献２（特開２００２−７５９９３）には導電性配線の寸法測定に測長ＳＥＭを用いていることが開示されている。しかしこれらの特許文献には、本発明の課題、及び寸法測定パターンに関して何ら記載されていない。
【００１０】
【特許文献１】特開２００５−８５８１１号公報
【特許文献１】特開２００２−７５９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
半導体装置は大規模化され、使用される寸法はますます微細化されている。半導体装置の量産においては、微細パターンの寸法を正確に測定し、製造条件にフィードバックすることがより重要になる。しかし寸法が微細化され、パターン形成時に下地膜がエッチングされることで、寸法測定が正確に行えないという新しい問題が顕在化してきた。本発明の課題は、これらの問題に鑑み、微細化された寸法測定を正確に測定可能な寸法測定パターン、及びその形成方法を提供することにある。
【課題を解決するための手段】
【００１２】
本願は上記した課題を解決するために、基本的には下記に記載される技術を採用するものである。またその技術要旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１３】
本発明の導電膜配線の寸法測定に用いられる寸法測定パターンは、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を有し、前記下地領域は、そのドライエッチング速度が、前記導電膜配線のドライエッチング速度より、少なくとも１０倍以上小さい導電膜物質で構成されることを特徴とする。
【００１４】
本発明の寸法測定パターンの前記導電膜配線は、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料からなることを特徴とする。
【００１５】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、導電膜プラグであることを特徴とする。
【００１６】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、タングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料により形成することを特徴とする。
【００１７】
本発明の寸法測定パターンにおいては、前記導電膜配線の寸法測定点となる導電膜配線の両端部は、前記導電膜配線の両側面に対応し、前記両側面の位置に対応して、平面形状が矩形の前記下地領域が設けられ、前記下地領域の表面は前記両側面の少なくとも外側にはみ出して配置されることを特徴とする。
【００１８】
本発明の寸法測定パターンの形成方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜をエッチングし隣接して平行に延在する矩形のスリットを形成する工程と、前記スリットを導電膜物質で埋め込み下地領域を形成する工程と、前記下地領域の表面上に、側面が位置するように導電膜配線を形成する工程を少なくとも含むことを特徴とする。
【００１９】
本発明の寸法測定パターンの形成方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、を少なくとも備えた半導体装置の製造方法において、前記スリットは前記コンタクトホールを形成する工程と同一工程で形成され、前記下地領域は前記導電膜プラグを形成する工程と同一工程で形成されることを特徴とする。
【００２０】
本発明の寸法測定パターンの形成方法においては、前記導電膜物質としてタングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料を用いることを特徴とする。
【００２１】
本発明の寸法測定パターンの形成方法においては、前記導電性配線として、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料を用いることを特徴とする。
【００２２】
本発明の寸法測定パターンの形成方法においては、前記導電膜配線を形成するときのドライエッチングのエッチングガスとして塩素、塩化ホウ素ガスからなる混合ガスを使用することを特徴する。
【００２３】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、前記導電膜配線の仕上がり寸法を測定する工程と、を少なくとも備え、前記導電膜配線の仕上がり寸法を測定する工程は、上記したいずれかの寸法測定パターンを用いて行なわれることを特徴とする。
【発明の効果】
【００２４】
本願発明の寸法測定パターンは、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜を導電膜配線のエッチングガスに対し、エッチングされない材料、あるいは高選択比を有する材料で形成する。導電膜配線のエッチング時に寸法測定パターンの下地膜がエッチングされないことから、寸法測定用の導電膜配線形状は裾引き無く安定した形状となる。その結果導電膜配線の寸法測定を安定して実施できる効果が得られる。さらに本発明の微細化された寸法を正確に測定可能な寸法測定パターンを備えることで、製造条件が制御しやすくなり、高歩留まりの半導体装置、及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００２５】
本発明の寸法測定パターンについて、図１、２を参照して説明する。図１には、本発明の実施形態として製造工程順に半導体装置の断面図（Ａ）〜（Ｅ）を示す。図２には、寸法測定パターンの断面図及びその時の寸法測定パターン上面から測長ＳＥＭ（走査型電子顕微鏡）にて観察される２次電子画像のコントラスト波形図を示す。
【００２６】
図１を参照して本発明の実施形態例の製造方法を説明する。図１においては、左側に製品素子領域５１を、右側に寸法測定パターン領域５２をそれぞれ示している。このように本発明においては、製品素子領域５１とは別の寸法測定パターン領域５２に寸法測定用パターンを設けている。初めに、シリコン基板１１上に例えば３μｍ膜厚の絶縁膜であるシリコン酸化膜１２を形成する。シリコン酸化膜１２上にリソグラフィ法を用いてレジストパターン２１を形成する（図１（Ａ））。
【００２７】
次にレジストパターン２１をマスクとしてドライエッチングにより製品素子領域５１にはコンタクトホール３１を、寸法測定パターン領域５２にはコンタクトスリット３２を形成する。コンタクトスリット３２は、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域に配置する。コンタクトスリット３２の平面形状は、紙面に垂直方向に延在する矩形となっている。レジストパターン２１を剥離する（図１（Ｂ））。次に図１（Ｃ）に示すように、タングステン膜を成膜し、ＣＭＰ法によりコンタクトホール３１及びコンタクトスリット３２にタングステンプラグ１３を埋め込む。
【００２８】
図１（Ｄ）では配線となる導電膜としてチタン膜／窒化チタン膜１４、アルミニウム膜１５、窒化チタン膜１６を順番に例えば１０ｎｍ、５０ｎｍ、５００ｎｍ，５０ｎｍの膜厚で成膜し、リソグラフィ法によりレジストパターン２２をパターニングする。最後に図１（Ｅ）でレジストパターン２２をマスクに塩素系ガス（Ｃｌ２、ＢＣｌ３）を用いてドライエッチングする。このドライエッチングにおいては、導電膜配線として残渣が無い様オーバーエッチングする。そのため製品素子領域５１の導電膜配線に沿って下地のシリコン酸化膜１２がエッチングされ、シリコン酸化膜１２の掘れによる裾引きが発生する。
【００２９】
一方寸法測定パターン領域５２の導電膜配線の寸法測定点となる導電膜配線の両端部はタングステンプラグ１３上に配置されている。タングステンプラグ１３の表面は、導電膜配線の両端部から外側へはみ出すように形成される。タングステンプラグ１３を形成するタングステンは導電膜配線のエッチングガス（塩素系ガス）に対し、高い選択比を有していることからエッチングされない。つまり導電膜配線の寸法測定点となる導電膜配線の両端部のタングステンプラグには段差が生じない。ここで高い選択比を有するとは、エッチングガスによるエッチングレートが非常に小さく、エッチング量が少なく、その段差は認められない程度以下であることである。
【００３０】
Cl2とBCl3の混合ガスを用いたプラズマによるドライエッチングでは、アルミニウム膜のエッチングレート（エッチング速度）が２００ｎｍ/ｍiｎとなる時、シリコン酸化膜は８０ｎｍ/ｍiｎ、タングステン膜は１５ｎｍ/ｍiｎ程度とすることができる。したがって、タングステン膜のエッチングレートはアルミニウム膜のエッチングレートの少なくとも１０倍以上小さくすることができる。したがって、導電膜配線のオーバーエッチングによって形成される導電膜配線とタングステンプラグとの境界の段差はせいぜい１０ｎｍ程度である。そのため測長ＳＥＭの２次電子画像のコントラスト波形として認識されない。
【００３１】
導電膜配線の寸法測定点となる導電膜配線の両端部をタングステンプラグ１３上に配置した寸法測定パターンを測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形を断面図と対比して図２に示す。図２に示すように、寸法測定パターンを上面より測長ＳＥＭにて観察した時、その２次電子画像のコントラスト波形は導電膜配線の上面の窒化チタン膜１６の端部と、底面のチタン膜／窒化チタン膜１４の端部のみが認識される。つまり配線幅にあたるピークのみが安定して得られる。コントラスト波形として、配線幅にあたるピークのみを安定して得られることから正確に導電膜配線の寸法測定を実施できる。
【００３２】
このように図４に示す従来例におけるシリコン酸化膜１２の掘れによるコントラスト波形が２つのピークをもつ、あるいはピークのスロープ部分がなまった状態は発生しない。そのため本発明においては、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域は、タングステンプラグ１３の上にあるように配置される。さらにタングステンプラグ１３のスリット幅は、寸法測定パターンにおける導電膜配線パターンのコントラスト波形とタングテンプラグとシリコン酸化膜との段差によるコントラスト波形（不図示）とが分離できる距離より広くする。
【００３３】
上記したように、導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜を導電膜配線のエッチングガス（塩素系ガス）に対し、エッチングされない、あるいは高い選択比を有した材料により形成する。これらの導電性配線の材料としては、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びこれらの少なくとも１つを含有する合金、のうちいずれかが含まれる材料を用いることができる。
【００３４】
さらに導電膜配線の寸法測定点となる導電膜配線の両端部の下地膜の材料としては、タングステン（Ｗ）、シリコン（Ｓｉ）、及びこれらの少なくとも１つを含有する合金あるいは化合物、のうちいずれかが含まれる材料を用いることができる。このように導電膜配線の寸法測定点となる導電膜配線の両端部の下地膜をプラグとすることで、半導体装置のプラグ形成工程と同時に形成でき、製造工程は増加することがない。
【００３５】
本願発明の寸法測定パターンにおいては、導電膜配線のエッチングガスに対し導電膜配線の寸法測定点となる導電膜配線の両端部を含む領域の下地膜はエッチングされない。そのため測長ＳＥＭにて観察した時の２次電子画像のコントラスト波形は配線幅にあたるピークのみを安定して得られ、正確に導電膜配線の寸法測定を実施できる。導電膜配線の寸法を正確に測定できることから、製造条件が制御しやすくなり、安定した高歩留まり半導体装置及びその製造方法が得られる。
【００３６】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更して実施することが可能であり、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態による半導体装置の各製造工程における断面図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。
【図２】本発明の実施形態における寸法測定パターンの断面図及びその上面からの測長ＳＥＭ画像のコントラスト波形図である。
【図３】従来の方法による半導体装置の各製造工程における断面図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。
【図４】従来の方法による寸法測定パターンの断面図及びその上面からの測長ＳＥＭ画像のコントラスト波形図である。
【符号の説明】
【００３８】
１１ シリコン基板
１２ シリコン酸化膜
１３ タングステンプラグ
１４ チタン膜／窒化チタン膜
１５ アルミニウム膜
１６ 窒化チタン膜
２１、２２ レジストパターン
３１ コンタクトホール
３２ コンタクトスリット
５１ 製品素子領域
５２ 寸法測定パターン領域
６１ 測長ＳＥＭ画像配線パターン部コントラスト波形
【特許請求の範囲】
【請求項１】
導電膜配線の寸法測定に用いられる寸法測定パターンであって、前記寸法測定パターンは前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を有し、前記下地領域は、そのドライエッチング速度が前記導電膜配線のドライエッチング速度より、少なくとも１０倍以上小さい導電膜物質で構成されることを特徴とする寸法測定パターン。
【請求項２】
前記導電膜配線は、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料からなることを特徴とする請求項１記載の寸法測定パターン。
【請求項３】
前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、導電膜プラグであることを特徴とする請求項１記載の寸法測定パターン。
【請求項４】
前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、タングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料により形成することを特徴とする請求項１記載の寸法測定パターン。
【請求項５】
前記導電膜配線の寸法測定点となる導電膜配線の両端部は、前記導電膜配線の両側面に対応し、前記両側面の位置に対応して、平面形状が矩形の前記下地領域が設けられ、前記下地領域の表面は前記両側面の少なくとも外側にはみ出して配置されることを特徴とする請求項１乃至４のいずれかに記載の寸法測定パターン。
【請求項６】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜をエッチングし隣接して平行に延在する矩形のスリットを形成する工程と、前記スリットを導電膜物質で埋め込み下地領域を形成する工程と、前記下地領域の表面上に、側面が位置するように導電膜配線を形成する工程を少なくとも含むことを特徴とする寸法測定パターンの形成方法。
【請求項７】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、を少なくとも備えた半導体装置の製造方法において、
前記スリットは前記コンタクトホールを形成する工程と同一工程で形成され、前記下地領域は前記導電膜プラグを形成する工程と同一工程で形成されることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項８】
前記導電膜物質としてタングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料を用いることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項９】
前記導電膜配線として、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料を用いることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項１０】
前記導電膜配線を形成するときのドライエッチングのエッチングガスとして塩素、塩化ホウ素ガスからなる混合ガスを使用することを特徴する請求項６記載の寸法測定パターンの形成方法。
【請求項１１】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、前記導電膜配線の仕上がり寸法を測定する工程と、を少なくとも備えた半導体装置の製造方法において、
前記導電膜配線の仕上がり寸法を測定する工程は、請求項１乃至５記載の寸法測定パターンを用いて行なわれることを特徴とする半導体装置の製造方法。
【請求項１】
導電膜配線の寸法測定に用いられる寸法測定パターンであって、前記寸法測定パターンは前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を有し、前記下地領域は、そのドライエッチング速度が前記導電膜配線のドライエッチング速度より、少なくとも１０倍以上小さい導電膜物質で構成されることを特徴とする寸法測定パターン。
【請求項２】
前記導電膜配線は、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料からなることを特徴とする請求項１記載の寸法測定パターン。
【請求項３】
前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、導電膜プラグであることを特徴とする請求項１記載の寸法測定パターン。
【請求項４】
前記導電膜配線の寸法測定点となる導電膜配線の両端部と接する下地領域を構成する前記導電膜物質は、タングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料により形成することを特徴とする請求項１記載の寸法測定パターン。
【請求項５】
前記導電膜配線の寸法測定点となる導電膜配線の両端部は、前記導電膜配線の両側面に対応し、前記両側面の位置に対応して、平面形状が矩形の前記下地領域が設けられ、前記下地領域の表面は前記両側面の少なくとも外側にはみ出して配置されることを特徴とする請求項１乃至４のいずれかに記載の寸法測定パターン。
【請求項６】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜をエッチングし隣接して平行に延在する矩形のスリットを形成する工程と、前記スリットを導電膜物質で埋め込み下地領域を形成する工程と、前記下地領域の表面上に、側面が位置するように導電膜配線を形成する工程を少なくとも含むことを特徴とする寸法測定パターンの形成方法。
【請求項７】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、を少なくとも備えた半導体装置の製造方法において、
前記スリットは前記コンタクトホールを形成する工程と同一工程で形成され、前記下地領域は前記導電膜プラグを形成する工程と同一工程で形成されることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項８】
前記導電膜物質としてタングステン（Ｗ）、シリコン（Ｓｉ）及びこれらの少なくとも１つを含有する合金あるいは化合物のうちいずれかが含まれる材料を用いることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項９】
前記導電膜配線として、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの少なくとも１つを含有する合金のうちいずれかが含まれる材料を用いることを特徴とする請求項６記載の寸法測定パターンの形成方法。
【請求項１０】
前記導電膜配線を形成するときのドライエッチングのエッチングガスとして塩素、塩化ホウ素ガスからなる混合ガスを使用することを特徴する請求項６記載の寸法測定パターンの形成方法。
【請求項１１】
半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールに埋め込み材としての第１の導電膜を堆積する工程と、前記第１の導電膜を化学機械研磨により前記絶縁膜が露出するまで平坦化し導電膜プラグを形成する工程と、配線材としての第２の導電膜を堆積する工程と、前記第２の導電膜上にリソグラフィ法によりレジストをパターニングする工程と、前記レジストパターンをマスクに前記第２の導電膜をドライエッチングにより導電膜配線を形成する工程と、前記導電膜配線の仕上がり寸法を測定する工程と、を少なくとも備えた半導体装置の製造方法において、
前記導電膜配線の仕上がり寸法を測定する工程は、請求項１乃至５記載の寸法測定パターンを用いて行なわれることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−３９４９３（Ｐ２００８−３９４９３Ａ）
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００６−２１１５８６（Ｐ２００６−２１１５８６）
【出願日】平成１８年８月３日（２００６．８．３）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１８年８月３日（２００６．８．３）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]