【課題】表面加工処理の所要時間を大幅に短縮化して生産性を向上できるＧａＮ系半導体基板の製造方法を提供する。
【解決手段】ＧａＮ系半導体基板の表面加工処理において、ＧａＮ系半導体基板の表面に対して機械的研磨を行い（研削工程、ラッピング工程）、その後、ＧａＮ系半導体基板表面に対して化学的気相エッチングを行う（ＣＶＥ工程）。
ラッピング工程後にＧａＮ系半導体基板表面に残存する加工変質層が、ＣＶＥ工程により効率的に除去されるので、ＧａＮ系半導体基板の表面加工処理の所要時間を大幅に短縮化できる。 （もっと読む）

本発明は、基板表面、特に光学素子上の円錐形のナノ構造、その製造方法、および、特に光学装置、太陽電池およびセンサにおけるその使用に関する。本発明に係る円錐形のナノ構造は、特に、非常に低い光反射性を有する基板表面を準備するために好適である。基板表面上に円錐形のナノ構造を作る本発明に係る方法は、少なくとも以下の工程を有する：ａ）ナノ粒子で被覆された基板表面を準備し、ｂ）ナノ粒子で被覆された前記基板表面を少なくとも１００ｎｍの深さまでエッチングし、ここで前記ナノ粒子はエッチングマスクとして作用し、前記ナノ粒子の下方に双曲面構造が生じるようにエッチングパラメータを設定し、ｃ）機械的な力を加えることによって前記双曲面構造を最小の直径の領域において破壊し、ここで前記基板表面に残る構造が一層の双曲面の実質的に半分に対応する円錐形の形状を有する。 （もっと読む）

【課題】 下面を研削または研磨されたシリコン基板の抗折強度を高くする。
【解決手段】 半導体ウエハ２１の下面側を適宜に研削または研磨する。この状態では、半導体ウエハ２１の下面には研削または研磨によるダメージ層が形成されている。次に、ドライエッチングにより、半導体ウエハ２１の下面に形成されたダメージ層を除去する。これにより、半導体ウエハ２１をダイシングして得られた半導体装置のシリコン基板の抗折強度を高くすることができる。 （もっと読む）

【課題】 実用的な条件によって加工変質層を除去するＳｉＣ基板の製造方法を提供する。
【解決手段】 本発明のＳｉＣ基板１１は、実質的に平行な第１および第２の主面１１ａ、１１ｂを有し、第２の主面１１ｂのみが鏡面仕上げされており、反りが±５０μｍ以下であるＳｉＣ基板であって、第２の主面１１ｂの表面粗度Ｒａは１ｎｍ以下であり、第１の主面１１ａの加工変質層が除去されている。 （もっと読む）

【課題】III−Ｖ族化合物半導体基板のＰＬ強度を向上できるIII−Ｖ族化合物半導体基板の製造方法を提供する。
【解決手段】このIII−Ｖ族化合物半導体基板の製造方法では、まず、ウェハ３の表面３ａを研磨する（研磨工程）。次に、ウェハ３の表面３ａを洗浄する（第１の洗浄工程Ｓ７）。次に、ハロゲンを含むガスを用いて、ウェハ３を載置するためのチャック２４に第１のバイアス電力を印加しながら、ウェハ３の表面３ａに第１のドライエッチングを施す（第１のドライエッチング工程Ｓ９）。次に、ハロゲンを含むガスを用いて、チャック２４に第１のバイアス電力よりも電力値が小さい第２のバイアス電力を印加しながら、ウェハ３の表面３ａに第２のドライエッチングを施す（第２のドライエッチング工程Ｓ１１）。 （もっと読む）

【課題】大量の粒子から成りかつ集合的形態をとるＲＦパウダー（粉状体）として使用される特性を有し、１枚のウェハから多数のＲＦパウダー粒子を高い収率で確実に分離して取り出すことができるＲＦパウダーの製造方法を提供する。
【解決手段】ＲＦパウダーの製造方法は、１つの粒子１１ａが、基板１２、磁界結合回路素子１５を含み、大量の上記粒子から成るＲＦパウダーを製造する方法である。この方法は、ウェハ４０上にアンテナ回路素子３９を大量に作製する工程Ｓ１１、ウェハで磁界結合回路素子を分離するための位置に切溝を形成するガスダイシング工程Ｓ１３、磁界結合回路素子の周囲を保護膜で覆う保護膜形成工程Ｓ１４、粘着シートにより強化プレートを貼り付ける強化工程Ｓ１５、ウェハの裏面を切溝まで研削する研削工程Ｓ１６、強化プレートを取り除いて回路素子を分離する分離工程Ｓ１７を有する。 （もっと読む）

【課題】プラズマダイシングとダイアタッチフィルムによるボンディングを両立させることができ、併せてプラズマ処理用の真空チャンバ内の汚損も抑えることができる半導体チップの製造方法を提供する。
【解決手段】半導体ウエハ１にダイアタッチフィルム４及びＵＶテープ５から成るフィルム層６をマスクとして設けた後、そのフィルム層６に、回路パターン形成面１ａに形成された半導体素子２同士を区分する境界溝７を形成して半導体ウエハ１の表面を露出させる。そして、境界溝７に露出した半導体ウエハ１の表面をフッ素系ガスのプラズマによりエッチングし、半導体ウエハ１を境界溝７に沿って個々の半導体チップ１′に切り分ける。 （もっと読む）

【課題】ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供すること。
【解決手段】本発明の半導体素子の製造方法は、基板２１上に第１パターンＧ’を形成するステップと、該第１パターン上に酸化膜を形成するステップと、該酸化膜上にハードマスク層を形成するステップと、該ハードマスク層を第１基板温度でエッチングするステップと、前記酸化膜をエッチングして第２パターンを形成するステップとを含み、前記酸化膜のエッチングの際、第１基板温度より更に高い第２基板温度でフッ素（Ｆ）及び炭素（Ｃ）を含有しているガスをメインエッチングガスとして用いる。 （もっと読む）

【課題】半導体基板の裏面を研削した場合でも、チッピングや割れを防止できる半導体基板の表面処理方法を提供する。
【解決手段】大気圧プラズマ処理装置１０で発生させたプラズマが半導体基板５２の面取りされたエッジ部分５４に衝突すると、エッジ部分５４のひずみが除去され、同時にエッジ部分５４の角が丸くなりエッジ部分５４が断面Ｒ状に形成される。これにより、後工程において半導体基板５２の裏面Ｂを研削する場合でも、エッジ部分５４のひずみが除去されかつエッジ部分５４が断面Ｒ状に形成されているので、エッジ部分５４にチッピングや割れが発生することを防止できる。 （もっと読む）

【課題】研磨された半導体ウェーハの裏面に多結晶シリコン層やシリコン窒化層からなるゲッタリング層を形成する場合において、ゲッタリング層に十分なゲッタリング効果を生じさせる。
【解決手段】半導体ウェーハを保持する保持面１８０を有するチャックテーブル１８と、保持面１８０に表面側が保持された半導体ウェーハＷの裏面Ｗ２を研磨する研磨手段２０、２１と、裏面Ｗ２が研磨された半導体ウェーハＷを洗浄する洗浄手段１５と、洗浄済みの半導体ウェーハＷを収容して半導体ウェーハＷの裏面Ｗ２にシリコン窒化層または多結晶シリコン層のいずれかをゲッタリング層として形成するゲッタリング層形成手段４７とから少なくとも構成されるゲッタリング層形成装置１を提供する。 （もっと読む）

【課題】シリコン基板を対象としたストレスリリーフにおいて、低コストのプロセスで熱ダメージがなく、且つ環境負荷を低減することが可能なシリコン基板のストレスリリーフ方法を提供することを目的とする。
【解決手段】シリコン基板を機械研削した後の加工済み基板４を対象として、機械研削後の裏面１ｂに生成したストレス層を除去するために行われるストレスリリーフにおいて、加工済み基板４を原子状水素処理装置５の減圧された処理室７内に収容し、原子状水素発生装置２０によって水素ガスから発生された原子状水素を処理対象面である裏面１ｂに接触させ、この処理対象面の表面層を原子状水素の作用によってガス化して除去する。これにより、低コストのプロセスで熱ダメージがなく且つ環境負荷を低減することが可能なストレスリリーフ処理が実現される。 （もっと読む）

【課題】高精度のパターン形成を可能にし、混色を防ぐとともに薄型化を実現することのできるカラーフィルタの形成方法を提供する。また、薄型化をはかり、高度の微細化に際しても高感度で信頼性の高い固体撮像素子を提供する。
【解決手段】フィルタ材料を塗布する工程と、レジストパターンをマスクとして前記フィルタ材料をエッチングする工程とを含み、前記フィルタ材料をパターニングするカラーフィルタの形成方法であって、エッチングする工程は、エッチングガスとして、カーボン（Ｃ）化合物を含む酸素（Ｏ_２）を主成分とする反応性ガスを用いてエッチングする工程を含む。 （もっと読む）

【課題】 深さの異なるコンタクトホールを同時に形成する場合にも、高抵抗化や接続不良等を無い高品質なコンタクトホールを形成する。
【解決手段】 半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。ソース・ドレイン拡散領域１１及びゲート電極１４に達するコンタクトを形成するため、この層間絶縁膜１７にコンタクトホールが形成される。第２層膜１９のエッチングは、Ｃ４Ｈ８系のガスで行うと、エッチングは第１層膜１８と第２層膜１９の界面で止まる。次にエッチングガスをＮＨ３系のガスに切り替えて、第１層膜１８のエッチングを行う。 （もっと読む）

【課題】デュアルダマシン法により配線層を形成するに際し、微細なビアホール及び配線トレンチへの配線材の埋め込みを容易にしうる半導体装置及びその製造方法を提供する。
【解決手段】 ビアホール形成領域以外の領域を覆うマスク２０と、配線トレンチ形成領域以外の領域を覆うマスク２２とをマスクとして絶縁膜１６，１８にビアホール２６及び配線トレンチ３２を形成するに際し、ビアホール形成領域の周辺部に絶縁膜１８の上面が露出し周辺部を除く配線トレンチ形成領域内のマスク２０が残存するようにマスク２０を等方性エッチングした後、マスク２０及び絶縁膜１８，１６を異方性エッチングすることにより、上部に幅広部３４を有するビアホール２６と、ビアホール２６の幅広部２６に接続された配線トレンチ３２とを形成する。 （もっと読む）

【課題】密着性、電気抵抗特性および抗折強度特性のいずれをも満足させて、半導体基板に裏面電極となる金属膜を形成することができる半導体装置製造方法を提供することを目的とする。
【解決手段】半導体基板の一方の表面にデバイス層を形成し裏面に裏面電極を形成して成る半導体装置を製造する半導体装置製造方法において、裏面電極となるメタライズ層５の形成する成膜工程に先立って、裏面１ｂを機械研削して表面を谷部ａ、山部ｂを有する凹凸面に粗化し、次いで粗化された表面をアルゴンガスを主体とするプラズマ発生用ガスを用いた第１のプラズマエッチング処理により、機械研削に伴って生成した加工変質層１ｃを除去するとともに、谷部ａ、山部ｂを拡大して表面粗さを増大させる。 （もっと読む）

波形ナノ構造を形成する本発明の方法は、周期的な波形ナノ構造が材料表面に形成され、および該ナノ構造の波峰がイオンの入射面に対して垂直方向に配向するように、分子状窒素Ｎ_２^＋イオン流束を用いて半導体材料に照射するものである。ナノ構造振幅を増大させるため、更なる照射をＯ_２^＋イオン流束を用いて、そのイオンボンバードメント面を窒素Ｎ_２^＋イオンによるボンバードメント面に一致させて実施する。Ｏ_２^＋イオンボンバードメントのエネルギーおよび角度は、形成できる波形ナノ構造の波長がＮ_２^＋イオンおよびＯ_２^＋イオンの単独照射におけるものと一致するように選択する。また、規則的な波形ナノ構造をヒ素、ガリウムおよびシリコンの構造体に形成する３つの変形体も開示される。 （もっと読む）