【課題】 半導体装置に発生するノイズを低減する
【解決手段】 シリコン基板１００の第１部分１１０を覆い、シリコン基板１００の第１部分１１０に隣接する第２部分１２０を覆わない窒化シリコン膜２００をマスクとしてシリコン基板１００を熱酸化することにより、酸化シリコン膜３００を形成する。窒化シリコン膜２００をマスクとして酸化シリコン膜３００のバーズビーク部３１０の下へ斜めイオン注入を行うことにより、不純物領域１２１を形成する。 （もっと読む）

【課題】シリコンエピタキシャル層の支えの喪失を防止した、局所ＳＯＩ構造の形成方法の提供。
【解決手段】ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４とシリコンエピタキシャル層３１ＥＳ１，３１ＥＳ２，３１ＥＳ３および３１ＥＳ４が積層された構造において、
それぞれ、Ｎウェル３１ＮＷ及びＰウェル３１ＰＷがＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４側に突き出る構造を形成し、ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４をエッチングにより除去する際に、支えとなるようにする。 （もっと読む）

【課題】閾値電圧調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置において、ゲート幅が狭くなっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】ｎ型ＭＩＳトランジスタｎＴｒは、半導体基板１における素子分離領域３２に囲まれた活性領域１ａと、活性領域１ａ上及び素子分離領域３２上に形成され且つ高誘電率絶縁膜１２ａを有するゲート絶縁膜１３ａと、ゲート絶縁膜１３ａ上に形成されたゲート電極１６ａとを備えている。活性領域１ａにおける素子分離領域３２に接する部分のうち少なくともゲート絶縁膜１３ａの下側に位置する部分に、ｎ型不純物領域２８が形成されている。 （もっと読む）

【課題】溝部を絶縁膜で埋設する際に、溝部のアスペクト比が大きい場合であっても、内部にボイドを残存させることなく、溝部内に絶縁膜を充填する。これにより微細化した半導体装置の製造を容易に行うことを可能とする。
【解決手段】隣り合う凸部の間に形成される溝部の上端部においてオーバーハング形状を有すると共に、溝部の上部にボイドを有するように溝部内に溝部用絶縁膜を形成する。凸部の高さ方向に対して斜め方向から、溝部用絶縁膜に不純物をイオン注入することにより、溝部内に形成された溝部用絶縁膜の一部に不純物をドープする。溝部用絶縁膜の不純物がドープされた部分を除去した後、溝部内に溝部用絶縁膜を充填する。 （もっと読む）

【課題】素子を分離するための素子分離部による不具合の発生確率を低減する。
【解決手段】フォトダイオード３１０が内部に形成された半導体基板５００と、素子分離部４２０とを備える。素子分離部４２０は、該素子分離部４２０の少なくとも一部が、半導体基板５００に形成された溝４１０の内部に充填されるように形成される。素子分離部４２０は、溝４１０の内部の下方に形成されたシリコン酸化膜４２１と、溝４１０の内部の上方に形成されたシリコン酸化膜４２２とから構成される。シリコン酸化膜４２１の密度は、シリコン酸化膜４２２の密度より小さい。 （もっと読む）

【課題】逆阻止用のトレンチを充填しなくても、ウエハプロセスを高良品率にすることのできるトレンチ分離型逆阻止ＭＯＳ型半導体装置およびその製造方法を提供する。
【解決手段】第１導電型半導体基板と該半導体基板の第２主面に形成される第２導電型領域とにより構成される逆阻止接合を備え、前記半導体基板の第１主面から前記逆阻止接合に達する深さであって、該逆阻止接合を底面として前記半導体基板を囲む環状のトレンチと、該トレンチの側壁に、前記第２導電型領域と導電接続する第２導電型分離領域を有するトレンチ分離型逆阻止ＭＯＳ型半導体装置において、高温水素アニール処理によりトレンチ１０３の開口部１０６をシリコン表面マイグレーションにより塞いでウエハ表面を平坦化させてトレンチ埋め込みレス分離構造とする。 （もっと読む）

【課題】素子面積の増大を抑制しつつ、ハンプ特性を改善できる半導体装置およびその製造方法を提供する。
【解決手段】一導電型半導体基板１００の一主面１０１にＳＴＩ構造の素子分離領域３０を形成し、素子分離領域３０上の端部に凹部１３、１４を有するゲート電極１０を形成し、ゲート電極１０をマスクにして一導電型不純物を斜めにイオン注入して、凹部１３、１４を介して素子領域５０の端部領域５３、５４に不純物注入領域７１、７２を形成し、ゲート電極１０をマスクにしてソース、ドレイン領域８１、８２を形成する。 （もっと読む）

【課題】製造コスト削減、サイズ縮小ができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法であって、Ｐ型Ｓｉ基板２１の主面にトレンチ２２を形成することによって、エンハンスメント型ＦＥＴ形成用の幅狭部分とでプレション型ＦＥＴ形成用の幅広部分とを含むアクティブ領域２５を形成する工程と、主面の法線に対して３０度〜４５度の範囲内の注入角で、且つ、注入方向が法線を中心に相対的に回転するように、Ｓｉ基板２１に対してＰ型不純物を注入して、幅広部分にＰ型のチャンネルストッパー領域２５ａを形成すると共に、幅狭部分にＰ型チャンネル拡散領域２５ｂを形成する工程と、トレンチ２２をトレンチ素子分離絶縁層２６で埋める工程と、ゲート絶縁膜２７を形成する工程と、Ｓｉ基板２１上にＮ型不純物を注入して第２の部分にＮ型チャンネル拡散領域２８を形成する工程と、ゲート電極２９を形成する工程とを有する。 （もっと読む）

【課題】寄生ＭＯＳの形成を抑制し、且つ狭チャネル化を低減した半導体装置の製造方法を提供する。
【解決手段】支持基板２と絶縁層３と半導体層４とを含むＳＯＩ基板１に、ソース領域及びドレイン領域が第１導電型であるトランジスターを形成する半導体装置の製造方法であって、半導体層４上に、第１の耐酸化性膜６ａ’を形成する工程と、第１の耐酸化性膜６ａ’をマスクにして、第１導電型とは導電性の異なる、第２導電型の不純物７を半導体層４に注入する工程と、第２導電型の不純物７を半導体層４に注入する工程の後、第１の耐酸化性膜６ａ’の側面に第２の耐酸化性膜６ｂ’を形成する工程と、第１の耐酸化性膜６ａ’及び第２の耐酸化性膜６ｂ’をマスクにして、素子分離層８を形成する工程と、素子分離層８を形成する工程の後、第１の耐酸化性膜６ａ’及び第２の耐酸化性膜６ｂ’を半導体層４上から除去する工程とを有することを特徴とする半導体装置１００の製造方法。 （もっと読む）

【課題】 ＳＯＩウェーハを使用する集積化半導体装置の結晶欠陥の低減、耐圧向上、リーク電流の低減が要求されている。
【解決手段】 ＳＯＩウェーハにトレンチ１６を形成する時に、トレンチ１６の底に傾斜面１７を有するように半導体層１３を残存させる。この傾斜面１７に沿って厚いシリコン酸化膜（第２の絶縁膜）２５ａを形成する。この厚いシリコン酸化膜（第２の絶縁膜）２５ａによって埋込み絶縁層１２と半導体層１３との界面への酸素の侵入を防ぐ。 （もっと読む）

【課題】結晶欠陥の発生が抑制されたＳＴＩ型素子分離領域を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０にトレンチ３３を形成する工程と、トレンチ３３の内面に沿って、トレンチ３３の側面上よりも底面上の膜厚が厚い第１の絶縁膜１２ａを形成する工程と、第１の絶縁膜１２ａを通して不純物をイオン注入することにより半導体基板１０におけるトレンチ３３の周辺部に不純物注入層１３Ａを形成する工程と、第１の絶縁膜１２ａの上にトレンチ３３を埋める第２の絶縁膜１２ｂを形成することにより、第１の絶縁膜１２ａと第２の絶縁膜１２ｂとを有する素子分離領域１２を形成する工程とを備えている。結晶欠陥が修復された状態でイオン注入を行うことができるので、半導体基板１０の結晶欠陥を低減することができる。 （もっと読む）

【課題】 活性領域の表層部を熱酸化したときに、活性領域の縁に酸化膜の薄い部分が発生することを防止することができる半導体装置の製造方法を提供する。
【解決手段】 半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する。活性領域の表面のうち、素子分離絶縁膜に接する一部の領域が、素子分離絶縁膜の突出部の陰になる条件で、半導体基板の表層部に、半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する。この元素の注入後、活性領域の表面を熱酸化することにより、第１の酸化膜を形成する。 （もっと読む）

【課題】
ＳＴＩによる新たな課題を抑制できる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）Ｓｉ基板上方に素子分離領域を包含する平面形状の開口を有するマスク層を形成する工程と、（ｂ）マスク層の開口側壁上に、マスク層に対して選択的に除去可能な材料のサイドウォールスペーサを形成する工程と、（ｃ）マスク層、サイドウォールスペーサをエッチングマスクとして、Ｓｉ基板をエッチングしてトレンチを形成する工程と、（ｄ）トレンチを埋める絶縁素子分離領域を形成する工程と、（ｅ）サイドウォールスペーサを選択的に除去する工程と、（ｆ）Ｓｉ基板上方から、窒素をイオン注入する工程と、（ｇ）マスク層を除去する工程と、（ｈ）絶縁素子分離領域によって画定された活性領域に半導体素子を形成する工程と、を含む。 （もっと読む）

【課題】ＳＴＩ（素子分離部）界面近傍の応力に起因する暗電流を低減するとともに、画素部の微細化を行っても高感度を維持することができる固体撮像装置を提供することにある。
【解決手段】複数の画素部１２がシリコン基板１１上に形成されており、各画素部１２を構成する光電変換部１０は、シリコン基板１１内に形成された絶縁膜からなる素子分離部１３で電気的に分離されている。そして、素子分離部１３で区画された光電変換部１０において、素子分離部１３と接する辺の結晶方向が＜００−１＞方向に形成されている。 （もっと読む）

【課題】周辺トランジスタの駆動特性の劣化を抑制できる不揮発性半導体メモリを提供する。
【解決手段】不揮発性半導体メモリは、第１の領域を取り囲む有機物を含む第１の素子分離絶縁膜９と、第１の領域内に配置されるメモリセルと、第２の領域を取り囲む有機物を含む第２の素子分離絶縁膜９と、第２の領域内に配置される周辺トランジスタＨＶＴｒと、第２の素子分離絶縁膜９の側面に沿って、半導体基板１内に設けられる不純物層７と、素子分離絶縁膜９の底面に沿って、ｐ型の第１の不純物層８とを備える。素子分離絶縁膜９の側面に沿って不純物層７を設けることで、有機物に起因する固定電荷トラップの影響を緩和でき、不揮発性半導体メモリに用いられる周辺トランジスタ、例えばイントリンシック領域内に設けられるｎチャネル型の高耐圧系ＭＩＳトランジスタの逆ナローチャネル効果を抑制できる。 （もっと読む）

【課題】バッチ式イオン注入装置を用いてウェルを形成した場合に、ウェル分離耐圧の低下を抑制することができるイオン注入方法および半導体装置の製造方法を提供する。
【解決手段】複数の半導体基板が載置されたディスク３が、イオンビーム１と垂直なＸ−Ｙ面と、ディスク３の回転面３２内においてＹ軸に直交する直線とのなす角が第１の角度β₁となる状態で配置される。当該状態で、ディスク３をディスク回転軸５３周りに回転させてイオンビーム１を照射することにより、第１導電型の不純物が半導体基板２に注入される。次いで、ディスク３が、Ｘ−Ｙ面と、ディスク３の回転面３２内においてＹ軸に直交する直線とのなす角が第２の角度β₂となる状態で配置される。当該状態で、ディスク３をディスク回転軸５３周りに回転させてイオンビーム１を照射することにより、第２導電型の不純物が半導体基板２に注入される。 （もっと読む）

【課題】 製造後の半導体装置の電気的特性に与える影響を抑制しつつ、ハンプ現象の発生を防止可能な、トレンチ構造を有する半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にパッド絶縁膜（１１、１２）を成膜後、所定形状にパターニングした後、ウェル形成領域以外の領域をレジスト膜１３でマスクする。その後、当該ウェル形成領域に対して、ウェル形成のための第１イオン注入処理を実行してウェル２１を形成し、さらに、このレジスト膜１３を残存させたままの状態で、ウェル２１の上面に形成されているパッド絶縁膜の側壁面に対して斜め方向から第２イオン注入処理を実行する。その後、パッド絶縁膜をマスクとして半導体基板１０をエッチングしてトレンチを形成した後、トレンチ内を絶縁膜で埋め込み、平坦化処理をする。そして、パッド絶縁膜を除去後、ゲート酸化膜成膜等の通常トランジスタ形成工程と同様の工程を実行する。 （もっと読む）

【課題】センサ素子間のクロストークを防止したイメージセンサ半導体装置を提供する。
【解決手段】本発明は、イメージセンサ半導体装置を提供する。第1の型の導電性を有する半導体基板を提供する。複数のセンサ素子が、半導体基板に形成される。分離構造が、複数のセンサ素子間に形成される。イオン注入処理が、少なくとも2つの異なる注入エネルギーを用いて分離構造のほぼ下に、第1の型の導電性を有するドープ領域を形成するために実施される。 （もっと読む）

【課題】空洞部に対して熱酸化を行い、埋め込み絶縁層を形成した際に生じる隙間に起因する剥がれを確実に防止し、良好なＳＯＩ構造を形成することによってＳＯＩ構造を有する優れた半導体装置を製造することのできる、方法を提供する。
【解決手段】埋め込み絶縁層１４を形成した後、半導体基板１の能動面側に非晶質半導体を堆積し、支持体１２の表面と埋め込み絶縁層１４の側面部とに非晶質半導体膜を形成するとともに、埋め込み絶縁層１４中に非晶質半導体を充填する。次いで、非晶質半導体膜及び非晶質半導体を共に結晶化し、多結晶半導体膜及び多結晶半導体１６ａにし、さらに多結晶半導体膜を熱酸化して熱酸化膜１７を形成する。その後、支持体１２とその表面の熱酸化膜１７とを除去し、第２半導体層６を露出させ、ＳＯＩ構造を得る。 （もっと読む）

イメージセンサの感光性領域間のシリコンアイソレーションインタフェースにパッシベーション層を形成する方法であって、本方法は、入射光に反応して電荷を収集する、複数の離隔した感光性領域を持つ基板を用意し、感光性領域の間において基板にトレンチをエッチングし、感光性領域の間のトレンチがマスクで覆われないよう、感光性領域に複数のマスクを形成し、第１の低用量でイメージセンサをインプラントしてトレンチをパッシベートし、トレンチに誘電体を充填して感光性領域の間にアイソレーションを形成し、トレンチアイソレーションの表面コーナーのパッシベーションインプランテーションが可能となるよう、感光性領域を覆う一方で、アイソレーショントレンチの表面コーナーを覆わない複数のマスクを形成し、イメージセンサを第２の低用量でインプラントしてトレンチが形成されたアイソレーション領域の表面コーナーをパッシベートすることを含む。
（もっと読む）