説明

Fターム[5F033JJ26]の内容

半導体集積回路装置の内部配線 (234,551) | 層間接続のコンタクト層の材料 (22,060) | シリサイド (585) | 高融点金属のシリサイド (433)

Fターム[5F033JJ26]の下位に属するFターム

TiSi (189)
WSi (124)
MoSi (28)
TaSi (63)

Fターム[5F033JJ26]に分類される特許

21 - 29 / 29


【課題】 既存のCVDタングステン・プラグ金属化技術と比べて減少したプラグ抵抗を示し得る構造体を提供すること。
【解決手段】 基板上に配置されたキャビティを有するパターン形成された誘電体層と、キャビティの底部に配置された、コバルト及び/又はニッケルのようなシリサイド又はゲルニウム化物層と、誘電体層の上部及びキャビティの内部に配置され、前記底部においてシリサイド又はゲルニウム化物層に接触する、Ti又はTi/TiNを含むコンタクト層と、コンタクト層の上部及びキャビティの内部に配置された拡散バリア層と、バリア層の上部に配置された、めっきのための随意的なシード層と、ビア内の金属充填層とを含むコンタクト金属(メタラジ)構造体が、その製造方法と共に提供される。金属充填層は、銅、ロジウム、ルテニウム、イリジウム、モリブデン、金、銀、ニッケル、コバルト、カドミウム、亜鉛、及びこれらの合金から成る群から選択される少なくとも1つの部材を用いて電着される。金属充填層がロジウム、ルテニウム、又はイリジウムである場合、金属充填物と誘電体との間に有効な拡散バリア層を必要としない。バリア層が、ルテニウム、ロジウム、又はイリジウムのようにめっき可能である場合、シード層を必要としない。 (もっと読む)


【課題】相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】ヒータ電極110と相変化層114の接触界面112の近傍で発生するジュール熱が、ヒータ電極110を介して下方に伝達され、下地の良導電性の金属コンタクトプラグから放熱されることを抑制するために、異種材料コンタクトプラグ104(106,108)を採用する。ヒータ電極110に接触する第1の導電材料プラグ106は、ヒータ電極110の構成材料と同種または同じ金属材料からなり、第2の導電材料プラグ108は、接地電位用プラグ100や接地配線102と同種あるいは同じ金属材料からなる。両プラグ106,108は、共通のコンタクトホール内に積層形成される。 (もっと読む)


【課題】導電プラグの酸化を抑止し、コンタクト抵抗の安定化された信頼性の高い半導体装置を実現する。
【解決手段】下部電極101と上部電極103とで強誘電体膜102を挟持してなる強誘電体キャパシタ構造100と、導電プラグ110(プラグを構成する導電物は例えばタングステン(W))との間に、シリサイド膜111を形成する。ここでは、導電プラグ110の下地膜をシリサイド膜111とする場合を例示する。 (もっと読む)


【課題】 1.5以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。
【解決手段】 TiN膜の成膜工程63で、スパッタにより、ホールの内壁に沿ってTiN膜を成膜する。このとき、成膜温度を、従来よりも低温の150℃とすることで、アモルファス構造のTiN膜を形成する。その後、スパッタ工程64、65で、アモルファス構造のTiN膜の表面上にAl合金膜を形成することで、TiN膜を下地とした状態で、Al合金膜をコンタクトホールの内部に埋め込む。このように、Al合金膜の下地となるTiN膜をアモルファス構造にすることで、TiN膜の表面エネルギーを大きくし、TiN膜のAl合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのAl合金膜の埋め込み性を従来よりも向上させることができる。 (もっと読む)


【課題】薄膜トランジスタにおいて、ソース/ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】ガラス基板上に第1の絶縁膜、島状の結晶性珪素膜、ゲイト絶縁層、ゲイト電極、第1の配線、ゲイト電極及び第2の絶縁膜を形成し、第2の絶縁膜及びゲイト絶縁層をエッチングしてゲイト電極及び第1の配線の側面に側壁を形成するとともに、島状の結晶性珪素膜のソース領域及びドレイン領域を露出し、ゲイト電極、第1の配線、側壁、島状の結晶性珪素膜及び第1の絶縁膜上に金属層を形成し、ソース領域及びドレイン領域と、金属層とを反応させて島状の結晶性珪素膜の側面から上面にわたって密着したシリサイド層を形成し、金属層をエッチングして、ソース領域又はドレイン領域の一方のシリサイド層と第1の配線とを接合する第2の配線を形成する。 (もっと読む)


【課題】 混載デバイスに対しても、前処理によって接合部位の自然酸化膜を確実に除去し、抵抗上昇を生じさせない成膜方法を提供する。
【解決手段】 被処理体に露出したSi含有部表面に金属含有膜を成膜する成膜方法は、Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、プラズマによる処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、化学的表面処理が施されたSi含有部分上に金属含有膜を成膜する成膜工程と、を具備する。 (もっと読む)


【課題】特にゲート電極に逆バイアス電圧が印加された際のリーク電流(オフ電流)が低い薄膜トランジスタ(TFT)を得る。
【解決手段】絶縁表面上に形成された非単結晶珪素からなる活性層と、前記活性層に接して形成されたゲイト絶縁膜と、前記ゲイト絶縁膜に接して形成されたゲイト電極とを有する薄膜トランジスタを含む半導体装置において、前記活性層は、チャネル形成領域と、酸素、炭素および窒素の濃度が前記チャネル形成領域よりも高く、かつ、N型またはP型の不純物を有するソース領域およびドレイン領域とを有することを特徴とする半導体装置。 (もっと読む)


【課題】 信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置は、層間絶縁膜1と、層間絶縁膜1内に形成された下部配線5と、層間絶縁膜1上に形成されたライナー膜11と、ライナー膜11上に形成された層間絶縁膜12とを備えている。下部配線5に下部孔8が開口しており、ライナー膜11および層間絶縁膜12には下部孔8に繋がる上部孔10が開口しており、下部孔8の口径d2は上部孔の口径d1よりも大きくなっている。さらに、下部孔8の内壁面に形成された導電膜15と、上部孔10の内壁面に沿って形成されたバリアメタル13と、上部孔10内および下部孔8内を埋めるように形成されたCu膜19とを備えている。導電膜15はバリアメタル13と同じ物質を含んでいる。 (もっと読む)


【課題】 機械的強度に優れると共に、低抵抗であって且つ絶縁膜に対する密着性の高いバリアメタル膜を有する半導体装置を提供する。
【解決手段】 基板(1)上に形成された絶縁膜(6)と、絶縁膜(6)中に形成された埋め込み金属配線(10)と、絶縁膜(6)と金属配線(10)との間に形成されたバリアメタル膜(A1)とを備えた半導体装置において、バリアメタル膜(A1)は、絶縁膜(6)が存在している側から金属配線(10)が存在している側へ向かって順に積層されている金属酸化物膜(7)、金属化合物膜(8)及び金属膜(9)よりなる。金属化合物膜(8)の弾性率は、金属酸化物膜(7)の弾性率よりも大きい。 (もっと読む)


21 - 29 / 29