【課題】段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法を提供する。
【解決手段】基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。 （もっと読む）

【課題】ＴＦＴ（半導体装置）の特性を向上させる。特に、低温プロセスに有望なＴＦＴ構成を提供する。
【解決手段】基板（１）と、基板上に形成された第１の半導体膜（３）と、第１の半導体膜上に形成された絶縁膜（１３、１６）と、絶縁膜上に形成された第２の半導体膜（２０３）と、絶縁膜に囲まれ、第１の半導体膜と第２の半導体膜とに接する電極（Ｐ２）と、を含む半導体装置の、電極（Ｐ２）の第２の半導体膜（２０３）に接する部分を金属窒化物（１７）とする。このように電極の第２の半導体膜に接する部分に金属窒化物を設けたので、第２の半導体膜中への電極を構成する材料の拡散や、電極材料と半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。 （もっと読む）

【課題】簡易な構成で容易且つ確実に触媒材料を均一で高密度の微粒子状態に形成し、直径が制御された高密度の炭素元素からなる線状構造体の成長を可能とする。
【解決手段】シリコン基板１１上にＴｉＮ薄膜１２を形成した後、ＴｉＮ薄膜１２上にＣｏ微粒子１３及びＮｉ微粒子１４を両者が混在化するように堆積し、成長条件を変えてＣｏ微粒子１３及びＮｉ微粒子１４からＣＮＴ１５，１６を順次成長させる。 （もっと読む）

【課題】接続ブロックを用いたＣＮＴによる横配線を有する電子デバイスであって、接続ブロックとカーボンナノチューブの接続を良好にすること。
【解決手段】側面に第１の面を有する導電性の第１の接続ブロック１３ａと、第１の面に対向する第２の面を有する第２の接続ブロックと、第１の面上に形成される触媒金属微粒子１７ａ、触媒薄膜のいずれかを有する触媒領域１７と、第２の接続ブロックの第２の面上に形成される炭素吸収金属１８ａ、１８ｂを有する炭素元素円筒型構造体吸収領域兼成長阻止領域１８と、触媒領域１７から炭素元素円筒型構造体吸収領域兼成長阻止領域１８に伸びて第１の接続ブロック１３ａと第２の接続ブロック１３ｂを電気的に接続する炭素元素円筒型構造体１９ｂとを有する。 （もっと読む）

【課題】プラグまたは局所配線による接続で低い接続抵抗と十分に小さい拡散層リーク電流を実現し、更に深さが異なる接続孔や開口断面の断面の形状や大きさが異なる接続孔または局所配線穴を用いる場合でも、十分に小さい拡散層リーク電流と低い接続抵抗を実現する製造方法を提供する。
【解決手段】基体上の絶縁膜に開口した、表面がシリコンを主成分とする層が底部に露出している第１の開口部（接続孔または局所配線穴）の群と、表面が第１の金属珪化物を主成分とする層が底部に露出している第２の開口部の群と、表面が第１の金属を主成分とする層が底部に露出している第３の開口部の群のうちの、少なくとも２群の各開口部の底部に、第２の金属珪化物を主成分とする層また第２の金属を主成分とする層を、化学気相成長法によって同時に形成する。
【効果】従来以上に高集積、高性能の半導体装置が実現される。 （もっと読む）

【課題】カーボンナノチューブを用いた配線構造を備える電子デバイスの製造方法について、炭素元素円筒型構造体からなるビアを歩留まり良く形成すること。
【解決手段】基板１上の第１絶縁膜２上に導電パターン５を形成する工程と、第１絶縁膜２と導電パターン５を覆う第２絶縁膜７を形成する工程と、第２絶縁膜７のうち導電パターン５の上にホール７ａを形成する工程と、少なくともホール７ａ内の底面と第２絶縁膜７の上面に金属膜９を形成する工程と、金属膜９の表面に触媒粒子又は触媒膜からなる触媒面１０を形成する工程と、触媒面１０から炭素元素円筒型構造体１１の束を成長する工程と、炭素元素円筒型構造体の束１０の間隙に埋込膜１２を形成する工程と、炭素元素円筒型構造体の束１１及び埋込膜１２及び金属膜９を研磨して第２絶縁膜７の上面から除去するとともに、埋込膜１２及び炭素元素円筒型構造体の束１１をホール７ａ内に残してビア１３を形成する工程とを含む。 （もっと読む）

【課題】 切削加工された保護膜の表面粗さを小さくすることができる半導体装置の金属電極形成方法を実現する。
【解決手段】 半導体基板１１の下地電極１２を覆って開口部１３ａを有する保護膜１３を形成し、保護膜１３及び下地電極１２の表面１２ａを覆って金属膜１４を形成し、バイト２１を用いてピッチＰで金属膜１４の表面から切削を行う切削加工により、金属膜１４をパターニングして金属電極１５を形成する。ここで、バイト２１の曲率半径Ｒと、保護膜１３の切込み深さｄと、ピッチＰとの間に、０＜Ｐ≦２／３（２Ｒｄ−ｄ^２）^１／２なる関係が成り立つようにピッチＰを設定することにより、表面粗さが大きくなった領域を、バイト２１がピッチＰだけ移動した後の切削において切削することができるため、切削加工された保護膜１３の表面粗さを小さくすることができる。 （もっと読む）

【課題】ローカルソース線を自己整合的に形成する。
【解決手段】ＮＯＲ型フラッシュメモリ装置において、メモリセルのゲート電極ＭＧは、シリコン基板１上にシリコン酸化膜４、多結晶シリコン膜５、ＯＮＯ膜６、多結晶シリコン膜７、タングステンシリサイド膜８およびシリコン酸化膜９を積層形成したものである。この上にシリコン酸化膜１０、シリコン窒化膜１１が積層形成され、ゲート電極ＭＧ間を埋めるようにＢＰＳＧ膜１２が形成される。ローカルソース線ＬＳは、ゲート電極ＭＧ間のＢＰＳＧ膜１２をウェットエッチングで除去され、さらにＲＩＥでシリコン酸化膜１０、シリコン窒化膜１１がエッチングされて不純物拡散領域１ｂが露出した溝内に埋め込み形成され、上部はゲート電極ＭＧの上面の一部を覆うように形成される。別のフォトリソグラフィ処理でドレインコンタクトＤＣとヴィアプラグＶＰを形成する。 （もっと読む）

【課題】結晶配向が揃った良好な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、第１の層間絶縁膜４の貫通孔４３に形成された第１プラグ導電層４４と、この第１プラグ導電層４４上に設けられた導電部材６１とを備えた半導体装置であって、第１の層間絶縁膜４上には、第１プラグ導電層４４に通じる孔部５４を有したスペーサ絶縁膜５１が形成され、この孔部５４内には、第１プラグ導電層４４に接続し、かつ、導電部材６１に接続するスペーサ導電部５２が埋め込まれて形成されている。スペーサ導電部５２は自己配向性を有する導電材料からなり、スペーサ絶縁膜５１上とスペーサ導電部５２上とは、平坦化処理されていることを特徴とする。スペーサ導電部５２を所定の厚さにすることで、第１プラグ導電層４３に確実に蓋することができ、結晶配向のずれが導電部材６１に伝わることが防止される。 （もっと読む）

【課題】 渦巻き形状の薄膜誘導素子を備えたＣＳＰと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】 シリコン基板１と薄膜誘導素子１３との間には、熱硬化性樹脂６ａ中に軟磁性体粉末６ｂを混入したものからなる磁性膜６が設けられている。これにより、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１３の渦電流損を低減することができる。 （もっと読む）

【課題】 配線層に銅を用いた場合にも、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させる。
【解決手段】 光電変換装置は、半導体基板に配された光電変換素子およびＭＯＳトランジスタと、多層配線構造と、を有し、半導体基板上に配された第１の層間絶縁膜を有する。更に、半導体基板に配された複数の活性領域どうし、複数のＭＯＳトランジスタのゲート電極どうしあるいは、活性領域とＭＯＳトランジスタのゲート電極とを電気的に接続する、第１の層間絶縁膜に配された単一のホールに配された第１のプラグと、第１の層間絶縁膜に配されたホールに配され、活性領域と電気的に接続された第２のプラグと、を有する。そして、第２のプラグと第２のプラグよりも上部に配された配線層とが電気的に接続されており、その配線層はデュアルダマシン構造の一部である。 （もっと読む）

【課題】信頼性が高くかつ初期のビア抵抗値のばらつきが小さい半導体装置およびその製造方法を提供する。
【解決手段】本発明にかかる半導体装置は、第１の絶縁層１０内に形成されている第１の配線１２と、第１の絶縁層１０および第１の配線１２上に形成されている第２の絶縁層２０内に形成されている第２の配線１２とを有する半導体装置である。ここで、第１の配線１２および第２の配線２２の少なくともいずれかはＣｕＡｌ配線である。また、第２の配線２２は、そのビアプラグ部２２ｖで、複数のバリア層２４を介在して、第１の配線１２に電気的に接続している。また、バリア層において、ＣｕＡｌ配線と接触するＣｕＡｌ接触バリア層は、窒素原子含有量が１０原子％未満である。 （もっと読む）

【課題】簡単な工程を通じて形成しうる半導体素子の配線及びそれの製造方法が開示される。
【解決手段】配線は基板上に位置し、開口部を含む層間絶縁膜と、前記開口部内部を満たし、ソースガスの反応を用いる蒸着工程によって形成された第１タングステンからなるコンタクトプラグと、前記ソースガスの反応を用いる蒸着工程によって形成された第１タングステン及び物理気相蒸着工程によって形成された第２タングステンの積層された形状を有し、前記コンタクトプラグの上部面と接触する導電性パターンを含む。前記配線を形成するとき、平坦化工程が要求されない。なお、前記導電性パターンの表面モルフォルジー特性が優れている。 （もっと読む）

【課題】ＤＲＡＭなどの半導体記憶装置において、容量コンタクトの抵抗値を下げつつ、ショート不良の発生を防止する。
【解決手段】活性領域１１１に形成された拡散層領域１２１〜１２３と、これら拡散層領域にそれぞれ接続されたセルコンタクト１３１〜１３３と、これらセルコンタクトにそれぞれ接続された柱状体１４１〜１４３と、柱状体１４１に接続されたビット線１５０と、柱状体１４２，１４３にそれぞれ接続された容量コンタクト１５２，１５３と、容量コンタクトにそれぞれ接続されたストレージキャパシタ１７０とを備える。これにより、セルコンタクトと容量コンタクトとの間に柱状体が介在することから、その分、容量コンタクトの深さが浅くなる。したがって、容量コンタクトの抵抗値を下げつつ、ショート不良の発生を防止することが可能となる。 （もっと読む）

【課題】近くの導電層とのショートを防止しつつ、上層のプラグと下層のプラグとの接触面積を拡大する。
【解決手段】半導体装置１０は、シリコン基板１１の上部に順次に形成された層間絶縁膜１２及び層間絶縁膜１６と、層間絶縁膜１２を貫通し、頂面が層間絶縁膜１６の内部にあるコンタクトプラグ１４と、層間絶縁膜１６中に形成され、層間絶縁膜１６の頂部から下方に向かって径が小さくなるテーパ形状を有する第１部分と、この第１部分から下方に向かって径が大きくなるテーパ形状を有し、その底面がコンタクトプラグ１４の頂面に略整合する第２部分とを有するビアプラグ１９とを備える。 （もっと読む）

【課題】微細化されても、十分な容量を確保できるキャパシタを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１に設けられたＭＩＳトランジスタと、ＭＩＳトランジスタ上に形成された第１の層間絶縁膜６と、第１の層間絶縁膜６を貫通し、ＭＩＳトランジスタに接続される第１のコンタクトプラグ７ｂと、第１の層間絶縁膜６上に形成され、第１のコンタクトプラグ７ｂの上面に達する第１の開口部（第１のキャパシタ孔１１）を有する第２の層間絶縁膜８と、第２の層間絶縁膜８上に形成され、第２の開口部（第２のキャパシタ孔１７）を有する第３の層間絶縁膜１４と、第１の開口部の内面、第２の開口部の側面、および第３の層間絶縁膜１４の上にわたって形成されたキャパシタとを備えている。第１の開口部の底面の中心と、第２の開口部の底面の中心とは互いにずれている。 （もっと読む）

【課題】半導体素子の電極部と接続するビアコンタクトを有する半導体モジュールの接続信頼性を向上させる技術を提供する。
【解決手段】半導体モジュールにおける半導体基板１の表面Ｓに半導体素子の電極２が形成される。この電極２のピッチをより広くするために電極２上にガラス繊維４ａを含有する絶縁層４が形成され、その上に再配線パターン８ａが形成される。ここで、電極２と再配線パターン８ａとの間の接続は、電極２に接続する導電性バンプ５ａとこの導電性バンプ５ａと接続するビアコンタクト８ｂからなるビアコンタクト部を介してなされる。導電性バンプ５ａの上面（ビアコンタクト８ｂと接する面）には絶縁層４内のガラス繊維４ａが形成され、ビアコンタクト８ｂはこうしたガラス繊維４ａを含む絶縁層４を貫通して形成される。再配線パターン８ａの所定の領域には外部接続電極９が設けられ、これ以外の領域はソルダーレジスト層１０により覆われる。 （もっと読む）

【課題】層間絶縁膜中にビアプラグをダマシン法により形成する半導体装置の製造工程において、ウェハ中心部からとられた半導体装置でもウェハ周辺部からとられた半導体装置でもビアプラグの長さが一定となる製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体ウェハ上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜を、第１の条件で化学機械研磨する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜を、第２の条件で化学機械研磨する工程と、を含み、前記第１の条件と前記第２の条件とは、前記第１の層間絶縁膜と前記第２の層間絶縁膜の膜厚の総和が、前記半導体ウェハの中心部においても周辺部においても、略等しくなるように設定される。 （もっと読む）

【課題】メモリセルの寸法を微細化し、メモリセルでの動作を改善するための、トランジスタを備えた相変化ランダムアクセスメモリデバイス、およびメモリデバイスを形成する方法を提供する。
【解決手段】抵抗スイッチングメモリデバイスは、非導電性材料からなるナノワイヤ１０１０が、導電性材料からなるナノチューブ１１１０を形成するためのモールドとして機能するように形成される。ナノチューブ１１１０の輪状面が、相変化を起こす切り替え活性材料１３２０に結合され、これによって下部電極コンタクトが形成されるように、切り替え活性材料のバルク１３２０がナノチューブ１１１０の最上部に堆積される。ストライプ１４１０は、切り替え活性材料のバルク１３２０との上部電極コンタクトになり、ビット線１４６０がビット線コンタクト１４５０に接続される。 （もっと読む）

【課題】電荷保持膜を有する不揮発性記憶素子のトンネル消去を可能とする。
【解決手段】半導体基板上に第１絶縁膜（４２）を形成し、その上に、ソース領域（８）、ドレイン領域（７）、及びそれらの間にチャネル領域（９）を形成する半導体領域（１）を設け、チャネル領域上に第２絶縁膜（２）、その上に電荷保持膜（４）、更にその上にゲート電極（６）を設ける。半導体基板内に形成される共通ソース配線領域（５４）は接続孔（５３Ｈ）を介してソース領域に接続される。接続孔は、第１絶縁膜をゲート電極の側壁に形成されたサイドウォールスペーサ（５２）に対して自己整合的に除去することで形成される。接続孔にソース領域と共通ソース配線領域が接続されるプラグ（３７）が形成される。電荷保持膜が保持する電子を放出する動作をトンネルによって行っても第２絶縁膜に電子が残存する事態を阻止できる。 （もっと読む）