【課題】半導体装置の製造コストの増大を招くことなく、キャパシタの高層化を図る。
【解決手段】半導体基板上にＤＲＡＭ部を備えた半導体装置であって、ＤＲＡＭ部は、第１のトランジスタを有する半導体基板上に形成され、ホールを有する第１の層間絶縁膜１０７と、ホールの少なくとも底部及び側壁部に形成された第１の導電膜よりなる下部電極１０８と、第１の導電膜及び第１の層間絶縁膜上に形成された容量絶縁膜１０９と、容量絶縁膜上に形成された第２の導電膜よりなる上部電極１１０とからなる容量素子１１１と、第２の導電膜上に形成された上部電極用コンタクトホール１１５を有する第２の層間絶縁膜１１３と、第２の層間絶縁膜上に形成され、上部電極用コンタクトホール内に設けた上部電極用コンタクトプラグ１１８を介して第２の導電膜と電気的に接続する上部電極用配線１２４とを備え、第２の層間絶縁膜は、ＳｉＯＮ膜又はＳｉＮ膜からなる。 （もっと読む）

【課題】 コンタクトプラグと他の電気的導電要素との間の容量値を低減できるようにする。
【解決手段】 ストッパー絶縁膜１１がビット線コンタクトＣＢの上部側壁ＣＢａに沿って当該上部側壁ＣＢａの周囲の所定範囲まで形成されている。 （もっと読む）

【課題】シリサイド層の凝集を抑えることができ、コンタクト抵抗が低抵抗化され、断線の発生が抑制された半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０１上に形成されたゲート電極１０４および不純物拡散領域１０５と、ゲート電極１４および不純物拡散領域１０５の上に形成されたシリサイド層１０６と、シリサイド層１０６上に形成された第１のエッチングストップ膜１１０とを備えている。第１のエッチングストップ膜１１０は、シリサイド層１０６上に設けられた下層コンタクトプラグ１０９の側面を囲んで形成される。 （もっと読む）

【課題】隣接するコンタクト層同士の接触を抑えつつ、コンタクト抵抗を低減したコンタクトプラグを形成する。
【解決手段】配線構造１４から露出するシリコン基板１１の表面に、単結晶シリコン層をエピタキシャル成長し、第１コンタクト層２１を形成するステップと、第１コンタクト層２１の表面を露出するコンタクトホール２４を有する層間絶縁膜２３を形成するステップと、コンタクトホール２４から露出する第１コンタクト層２１の表面に単結晶シリコン層をエピタキシャル成長し、第２コンタクト層２５を形成するステップとを有する。 （もっと読む）

【課題】セル面積の縮小化とともに、シェアードコンタクト形成時のゲート電極側部に形成されたサイドウォールの膜減りによる半導体基板への突き抜けを防止する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極１３が形成され、その両側にサイドウォール１５，１６が形成され、ゲート電極１３両側の半導体基板にソース・ドレイン１７，１８が形成されている半導体基板上に、ゲート電極１３、ソース・ドレイン１７，１８等を被覆する犠牲膜２３を形成する工程と、犠牲膜２３にゲート電極１３上から一方側のソース・ドレイン１８上を開口するシェアードコンタクト２４を形成する工程と、シェアードコンタクト２４の内部にゲート電極１３と一方側のソース・ドレイン１８に接続する導電性プラグ２６を形成する工程と、犠牲膜２３を除去する工程とを備えたことを特徴とする。 （もっと読む）

【課題】キャパシタにチャージアップダメージを与えることなく、安定なコンタクト抵抗を有する上部電極用コンタクトプラグを実現する。
【解決手段】半導体基板１００上に形成された第１の層間絶縁膜１０５中の第１のホールの底部及び側壁部に形成された下部電極１０８と、下部電極１０８を覆う容量絶縁膜１０９と、容量絶縁膜１０９を覆う上部電極１１０と、第１の層間絶縁膜１０５中の第２のホールの底部及び側壁部に形成され、上部電極１１０を構成する導電膜を延設させてなる上部電極用コンタクト部１１２と、第１の層間絶縁膜１０５、上部電極１１０及び上部電極用コンタクト部１１２上に形成された第２の層間絶縁膜１１４と、第２の層間絶縁膜１１４を貫通し上部電極用コンタクト部１１２に到達する第１のコンタクトホール内に埋め込まれた上部電極用コンタクトプラグ１２０とを備え、第２のホールは第１のホールの開口径よりも大きい開口径を有している。 （もっと読む）

【課題】最上層に銅の層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止する。
【解決手段】シリコン基板１０１上の層間絶縁膜１０９に、シールリング１１０の最上層となる銅の配線層１１４を形成し、その上面を覆うアルミ配線層１４１を形成する。そして層間絶縁膜１０９及びアルミ配線層１４１上にプラズマ窒化膜層１２１を形成し、ダイシング領域とシールリングとの間に、プラズマ窒化膜層１２１を貫通する開口部１２３を設ける。アルミ配線層１４１の幅は配線層１１４の幅よりも大きく形成される。 （もっと読む）

【課題】自己整合接点とローカル相互接続の両方を有する半導体デバイスを形成する際に必要とされるマスクの数及びマスキングのステップ数を減らす方法を提供すること。
【解決手段】半導体基板内に複数のトランジスタを形成し、この半導体基板を覆うように第１の誘電体層を形成する。第１のトランジスタ部分と第２のトランジスタ部分を露出するための第１開口を形成するために、第１の誘電体層を選択的にエッチングする。導電性材料が第１トランジスタ部分と第２トランジスタ部分の間の併合接点を規定する第１開口内に堆積される。この併合接点は、ゼロウィンドゥレベルで形成され、広いランディングパッド領域を提供することを特徴とする。 （もっと読む）

【課題】半導体記憶装置のキャパシタ形成に際して、下部電極に接続するランディングパッドを簡易に形成する半導体装置の製造方法を提供する。
【解決手段】絶縁膜のコンタクト孔内に金属プラグを形成した後に、選択ＣＶＤ技術を用いて、タングステン膜を金属プラグと自己整合的に成長することにより、金属プラグに対応してランディングパッドを形成する。その上に下部電極、容量絶縁膜、及び、上部電極を順次に形成する。 （もっと読む）

【課題】埋め込み性がよくアスペクト比が高いコンタクトビアを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体層と、前記半導体層上に設けられ、前記半導体層に電気的に接続する第１コンタクトビアを有する第１絶縁層と、前記第１絶縁層上に設けられ、第２コンタクトビアを有する第２絶縁層とを備え、前記第１絶縁層から前記半導体層の方向に形成されたトレンチの底面近傍において、前記第１コンタクトビアと第２コンタクトビアとが電気的に接続されてなることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】複数のデバイス層を積層配置してなる半導体装置におけるデバイス層間の接続構造をチップ面積の増大や製造工程の複雑化を招くことなく実現し、好ましくは前記層間接続の信頼性の向上も実現した半導体装置を提供する。
【解決手段】デバイス層１０１，１０２が積層され、第２のデバイス層１０２は、表面に複数の微細孔Ｇ１を有する起点部層２１１と、起点部層２１１を起点として形成された略単結晶粒を含む半導体膜を用いて形成されたトランジスタＱ１２（デバイス）を有するデバイス形成層２１２とを備えており、トランジスタＱ１２等を構成する結晶化半導体膜２０１，２０２の側端面に絶縁材料からなるサイドウォール２０１ｓ、２０２ｓが設けられており、トランジスタ（デバイス）Ｑ１１とトランジスタＱ１２とを接続するコンタクト部Ｃ５は、結晶化半導体膜２０１，２０２の間の領域に形成されている。 （もっと読む）

【課題】従来の構成では、接続プラグ上の絶縁層に設けられた開口部内に導電膜を堆積させる際、接続プラグの表面と開口部の内表面とに導電膜が連続して形成されない可能性があり、接続プラグと導電膜との電気的接続信頼性が低減してしまう可能性があった。
【解決手段】本願発明では、接続プラグが配置される接続プラグ領域は第１の長さ方向と第１の幅方向とから成る長尺形状を備え、接続プラグ上の絶縁層に設けられた開口部により露出する開口領域は第２の長さ方向と第２の幅方向とから成る長尺形状を備え、開口部を設ける際のエッチング工程において、接続プラグ領域の第１の長さ方向と開口領域の第２の長さ方向とが所定の角度を成すように交差して配置される。これにより、接続プラグと開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。 （もっと読む）

【課題】相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱を共に抑制し、熱効率の低下を最小限化して、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグ１０４を採用して抑制する。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグ１０６にヒータ電極１１０を接続することによって、放熱を抑制する。相変化層の上側の電極からの放熱は、引き出し電極１１６を用いた、相変化領域（ヒータ電極１１０の上面１１２の近傍）の直上に電極を設けない電極構造の採用によって抑制する。 （もっと読む）

【課題】配線の凹凸差を緩和することが可能な構造の半導体装置を提供することを課題とする。
【解決手段】第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層の間に形成されると共に、接続孔を有する絶縁層と、第１の導電層及び第２の導電層に接続すると共に、少なくとも端部の一部が接続孔の内側に形成される第３の導電層と、を有する半導体装置である。第２の導電層及び第３の導電層が接続する接続孔付近において、第３の導電層が第１の絶縁層を介して第２の導電層に重畳せず、第３の導電層の端部が第１の絶縁層上に形成されない。このため、第３の導電層の凹凸を低減することが可能である。 （もっと読む）

【課題】相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】ヒータ電極１１０と相変化層１１４の接触界面１１２の近傍で発生するジュール熱が、ヒータ電極１１０を介して下方に伝達され、下地の良導電性の金属コンタクトプラグから放熱されることを抑制するために、異種材料コンタクトプラグ１０４（１０８，１０６）を採用する。ヒータ電極１１０に接触する第１の導電材料プラグ１０８は、ヒータ電極１１０の構成材料と同種または同じ金属材料からなり、第２の導電材料プラグ１０６は、接地配線１０２と同種あるいは同じ金属材料からなる。第１および第２の導電材料プラグ１０８，１０６は、少なくとも側面同士が接触する。 （もっと読む）

【課題】ダイシング時の損傷がチップ領域に達する危険性を低下させ、半導体装置の信頼性の低下を防ぐ。
【解決手段】基板１０１上に層間絶縁膜１０５〜１０９の積層構造が形成されている。チップ領域１０２の周縁部における層間絶縁膜１０５〜１０９の積層構造に、該積層構造を貫通し且つチップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。層間絶縁膜１０５〜１０９の積層構造上のパッシベーション膜１０９はシールリング１０４上に開口部を有すると共に該開口部にはシールリング１０４と接続するキャップ層１２５が形成されている。シールリング１０４は、例えば層間絶縁膜１０７において互いに隣り合うライン状構造のシールビア１２３ａ及び１２３ｂを含み、シールビア１２３ａ及び１２３ｂのそれぞれはシールリング１０４を構成している同一のシール配線１２２に接続されている。 （もっと読む）

【課題】 コンタクトパッドを形成する半導体装置の製造方法において、隣接する半導体素子間のショートを防止する。
【解決手段】 シリコン基板１１上に、それぞれが金属層１５を含むゲート電極１７とゲート電極１７を覆うゲート側壁絶縁膜２０とを有する複数のゲート電極構造体を形成する工程と、ゲート電極構造体を覆って全面にポリシリコン膜を堆積する工程と、ポリシリコン膜をパターニングし、隣接する２つのゲート電極構造体の間でシリコン基板１１に接続するコンタクトパッド２２を形成する工程（図３（ｇ））と、ゲート側壁絶縁膜のくぼみ２１に残留するポリシリコン２４を酸化させて酸化シリコン２５に形成する工程（図３（ｈ））とをこの順に有する。 （もっと読む）

【課題】 スタックト構造を有するコンタクトプラグの複数段連結されたコンタクトプラグのうちの下方のものについて、酸化防止を図る。
【解決手段】 半導体装置の製造方法は、半導体基板１上に第１の絶縁膜５を形成する工程（ａ）と、第１の絶縁膜５中に、バリアメタル膜７及びタングステン膜８からなる第１のプラグ９を形成する工程（ｂ）と、第１のプラグ９Ａの上方に、下部電極１４、容量絶縁膜１５及び上部電極１６からなる容量素子１７を形成する工程（ｃ）と、第１の絶縁膜５及び第１のプラグ９上に、第２の絶縁膜１１を形成する工程（ｄ）と、第２の絶縁膜１１中に、第１のプラグ９Ｂと接続してスタックト構造を構成する第２のプラグ２１を形成する工程（ｅ）と、工程（ｃ）の後に、容量素子１７に対して酸素雰囲気中で熱処理する工程（ｆ）と、工程（ｂ）と工程（ｄ）との間に、半導体基板に対して熱処理をする工程（ｇ）とを備える。 （もっと読む）

【課題】隣接するキャパシタ間のブリッジの発生を防止し、コンタクトホールの不完全な開放を防止することができる深いコンタクトホールを有する半導体素子の製造方法を提供すること。
【解決手段】半導体基板（２１）の表面上に絶縁膜（２５Ａ、２５Ｂ）を形成する第１ステップと、絶縁膜（２５Ｂ）を選択的にエッチングして、第１開放部を形成する第２ステップと、前記第１開放部の表面積を拡張させる第３ステップと、拡張された前記第１開放部の側壁表面に湾曲防止スペーサ（２８Ａ）を形成する第４ステップと、湾曲防止スペーサ（２８Ａ）が形成された前記第１開放部の下部に残留する絶縁膜（２５Ａ）をエッチングして、第２開放部（２７Ｃ）を形成する第５ステップとを含む。 （もっと読む）

【課題】ハードマスクとして用いられる窒化膜とその下部にＩＬＤ膜として用いられる酸化膜との間の応力差により発生するリフティング現象を防止して、半導体素子の特性を改善させ得る半導体素子のコンタクト孔の形成方法を提供すること。
【解決手段】下地層（１０〜１６）が形成された基板を提供するステップと、下地層（１０〜１６）を覆う絶縁膜（１７）を形成するステップと、絶縁膜（１７）上にＳＲＯＮ膜でハードマスク（１８）を形成するステップと、ハードマスク（１８）上にフォトレジストパターンを形成するステップと、フォトレジストパターンを利用した第１エッチング工程により、ハードマスク（１８）をエッチングするステップと、フォトレジストパターンを利用した第２エッチングにより、絶縁膜（１７）をエッチングし、下地層の一部を露出させるコンタクト孔（１９）を形成するステップとを含む。 （もっと読む）