半導体装置の製造方法
【課題】従来の構成では、接続プラグ上の絶縁層に設けられた開口部内に導電膜を堆積させる際、接続プラグの表面と開口部の内表面とに導電膜が連続して形成されない可能性があり、接続プラグと導電膜との電気的接続信頼性が低減してしまう可能性があった。
【解決手段】本願発明では、接続プラグが配置される接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、接続プラグ上の絶縁層に設けられた開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、開口部を設ける際のエッチング工程において、接続プラグ領域の第1の長さ方向と開口領域の第2の長さ方向とが所定の角度を成すように交差して配置される。これにより、接続プラグと開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。
【解決手段】本願発明では、接続プラグが配置される接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、接続プラグ上の絶縁層に設けられた開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、開口部を設ける際のエッチング工程において、接続プラグ領域の第1の長さ方向と開口領域の第2の長さ方向とが所定の角度を成すように交差して配置される。これにより、接続プラグと開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。
【発明の詳細な説明】
【技術分野】
【0001】
本願発明は、半導体装置の製造方法に関するものであり、特に、半導体基板上に多層配線層が形成されて成る半導体装置の製造方法に関するものである。
【背景技術】
【0002】
従来、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、導電性の接続プラグを用いた次のような構成が知られている。
まず、半導体基板表面もしくは下層配線層等の下地層上に第1の絶縁層が形成され、この第1の絶縁層に第1の絶縁層を貫通し下地層と電気的に接続された導電性の接続プラグが形成される。さらに、この第1の絶縁層上に接続プラグを覆う第2の絶縁層が形成される。次に、接続プラグが配置された接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含する開口部が第2の絶縁層に設けられ、この開口部により接続プラグの表面が露出される。さらに、第2の絶縁層上および第2の絶縁層に設けられた開口部内に導電膜が堆積され、この導電膜がパターニングされて接続プラグと電気的に接続された配線層が第2の絶縁層上に形成される。
【0003】
このような構成は、例えば、下記特許文献1の図4およびそれを説明する段落にて開示されている。
特許文献1では、下部導電層20上に形成された第1層間絶縁層22に、第1層間絶縁層22を貫通し下部導電層20と電気的に接続された導電体プラグ30が形成され、第1層間絶縁層22上に、導電体プラグ30を覆うように第2層間絶縁層34が形成される。次に、導電体プラグ30が形成される導電体プラグ領域よりも大きい形状を備え、かつ、導電体プラグ領域を包含する補助コンタクトホール36が第2層間絶縁層34に設けられ、この補助コンタクトホール36の底には導電体プラグ30の表面が露出される。さらに、第2層間絶縁層34上および補助コンタクトホール36内に第2配線形成層54が堆積され、この第2配線形成層54がパターニングされて第2配線層38が形成される。
【0004】
このような従来の構成によれば、下地層と、この下地層上に第1および第2の絶縁層等の積層絶縁層を介して形成された配線層とを、第1の絶縁層の厚みを有する接続プラグのみを用いて電気的に接続させることが可能となるので、工程を複雑にすることなく下地層と配線層との電気的な接続を実現することが可能となる。
つまり、下地層と、この下地層上に積層絶縁層を介して形成された配線層とを電気的に接続する構成としては、例えば、積層された絶縁層を全て貫通するような接続プラグを設けて、この接続プラグと下地層および配線層とを電気的に接続するような方法が挙げられるが、この方法では、接続プラグ用の孔を積層絶縁層の厚さと同じ深さで形成する必要があるため、孔のアスペクト比が大きくなってしまい、孔内に接続プラグ用の材料を容易に埋め込めない可能性があり、工程が複雑になってしまう可能性があった。また、積層絶縁層を構成する各絶縁層にそれぞれ接続プラグを設け、この各接続プラグを互いに電気的に接続する方法では、接続プラグを埋め込む工程が複数回必要となってしまい、工程時間が大幅に増大してしまう可能性があった。このような理由から、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、上述した従来の構成が適用される場合があった。
【特許文献1】特開平7−99194号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、上述した従来の構成では、第2の絶縁層に設けられる開口部が、接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含しているため、第2の絶縁層を例えばドライエッチング等により加工して開口部を設ける際、下層の第1絶縁層における接続プラグを包囲する領域がオーバーエッチングされてしまい、接続プラグの上部が第1の絶縁層から突出してしまう可能性があった。
【0006】
このような場合、開口部内に堆積される導電膜は、突出した接続プラグの側面に好適に堆積されない可能性があり、開口部の内表面に導電膜が連続して形成されない可能性があった(以下、この状態をオープン不良と称す)。これにより、接続プラグと配線層を構成する導電膜との電気的接続信頼性が低減されてしまう可能性があった。特に、導電膜がスパッタリング法等により堆積された場合、スパッタリング法は段差被覆性が例えばCVD(Chemical Vapor Deposition)法に比べ良好ではないため、突出した接続プラグの側面への堆積がさらに難しくなってしまい、電気的接続信頼性の低減がより顕著になってしまう可能性があった。
【課題を解決するための手段】
【0007】
上記課題を解決する為、本願発明の半導体装置の製造方法では、下地層上に形成された第1の絶縁層に、表面が前記第1の絶縁層から露出し且つ前記第1の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、前記接続プラグの前記表面上および前記第1の絶縁層上に第2の絶縁層を形成する工程と、前記第2の絶縁層に、前記接続プラグおよび前記第1の絶縁層を露出する開口部を設けるエッチング工程と、前記第2の絶縁層上および前記開口部内に導電膜を堆積する工程と、堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第2の絶縁層上に形成する工程とを有し、前記接続プラグの前記表面である接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされる。
【発明の効果】
【0008】
この構成によれば、接続プラグと、接続プラグ上の第2の絶縁層に設けられた開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【0009】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例1】
【0010】
図1〜図16は、本願発明の実施例1における半導体装置の製造方法を説明する工程図である。ここで、図1〜図7は断面図であり、図8〜16は平面図である。
本願発明の実施例1における半導体装置の製造方法では、まず、図1に示されるように、下地層100上に形成された第1の絶縁層200に、表面が第1の絶縁層200から露出し且つ第1の絶縁層200を貫通して下地層100と電気的に接続された導電性の接続プラグ300を形成する。
【0011】
下地層100は、例えば、シリコン(Si)等を材料とする半導体基板の表面部分に形成された不純物拡散層、もしくは、半導体基板上に形成された多層配線層の一部を構成する下層配線層等である。
本実施例では、第1の絶縁層200はシリコン酸化膜(SiO2)により構成され、例えば、CVD(Chemical Vapor Deposition)法によって形成される。
【0012】
接続プラグ300は、第1の絶縁層200にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホールが形成された第1の絶縁層200上に、チタン(Ti)、窒化チタン(TiN)、タングステン(W)を材料とする金属層を順次スパッタリング法やCVD法等により堆積させ、この堆積された金属層をCMP(Chemical Mechanical Polishing)法等により研磨することにより形成される。
【0013】
本実施例では、図8、図9の平面図に示すように、第1の絶縁層200から露出した接続プラグ300の表面、すなわち、接続プラグ300が配置される接続プラグ領域300´は、第1の長さ方向aと第1の幅方向bとから成る長尺形状を備える。例えば、接続プラグ領域300´の形状は、図8に示されるような長方形や、図9に示されるような楕円である。長方形の場合は、長辺方向が第1の長さ方向aに相当し、短辺方向が第1の幅方向bに相当する。楕円の場合は、長軸方向が第1の長さ方向aに相当し、短軸方向が第1の幅方向bに相当する。
【0014】
次に、図2に示されるように、第1の絶縁層200上および接続プラグ領域300´上に第2の絶縁層400を形成する。
第2の絶縁層400はシリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。
【0015】
次に、図3、図4、図10、および、図11に示されるように、エッチングにより第2の絶縁層400に、接続プラグ領域300´の一部および第1の絶縁層200の一部を露出する開口部410を設ける。
【0016】
図3は、図10および図11に示される平面図の点線X−X´に対応する断面図であり、図4は、図10および図11に示される平面図の点線Y−Y´に対応する断面図である。
ここで、図3では、開口部410を設ける際のエッチングにより、接続プラグ300を包囲する第1の絶縁層200がオーバーエッチングされ、接続プラグ300の上部が第1の絶縁層200から突出した状態が示されている。
開口部410は、第2の絶縁層400にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
【0017】
本実施例では、図10および図11に示されるように、開口部410により露出する開口領域410´は第2の長さ方向a´と第2の幅方向b´とから成る長尺形状を備える。例えば、開口領域410´の形状は、図10に示されるような長方形や、図11に示されるような楕円である。長方形の場合は、長辺方向が第2の長さ方向a´に相当し、短辺方向が第2の幅方向b´に相当する。楕円の場合は、長軸方向が第2の長さ方向a´に相当し、短軸方向が幅方向b´に相当する。なお、本実施例では、開口領域410´の形状を接続プラグ領域300´の形状と対応させている。
【0018】
そして、接続プラグ領域300´と開口領域410´とは、第1の長さ方向aと第2の長さ方向a´とが所定の角度θを成すように交差して配置される。
つまり、開口部410を設ける際のエッチング工程において、接続プラグ領域300´の第1の長さ方向aと開口領域410´の第2の長さ方向a´とが所定の角度θを成して交差するように、開口部410は位置合せされる。
【0019】
さらに詳細に説明すると、接続プラグ領域300´と開口領域410´とは、接続プラグ領域300´の第1の長さ方向aにおける両縁部301が開口領域410´から突出し、且つ、開口領域410´の第2の長さ方向a´における両縁部411が接続プラグ領域300´から突出するようにして互いに配置されている。
すなわち、開口領域410´の第2の長さ方向a´における断面では、図3に示されるように、接続プラグ領域300´を含有するように開口領域410´が配置され、開口領域410´の第2の幅方向b´における断面では、図4に示されるように、開口領域410´は、接続プラグ領域300´内に収まるようにして配置されている。
【0020】
なお、本実施例では、第1の長さ方向aと第2の長さ方向a´とが成す角度θは90度である。
【0021】
次に、図5、図6、および、図12に示されるように、第2の絶縁層400上および開口部410内に導電膜500を堆積させ、この導電膜500をパターニングすることにより、接続プラグ300と電気的に接続された配線層510を第2の絶縁層400上に形成する。
【0022】
図5は、図12に示される平面図の点線X−X´における断面図であり、図6は、図12に示される平面図の点線Y−Y´における断面図である。
【0023】
本実施例では、導電膜500の材料は、窒化チタン(TiN)、もしくは、窒化アルミチタン(TiAlN)等であり、スパッタリング法により堆積される。導電膜500は第2の絶縁層400上および開口部410の内面上に一定の膜厚で形成される。すなわち、導電膜500の一部は開口部410内に窪んだ状態で形成される。
導電膜500をパターニングして形成された配線層510は、接続プラグ領域300´および開口領域410´を覆うように配置されている。
【0024】
次に、図7に示すように、第2の絶縁層400上および開口部410内に、配線層510を覆うようにして第3の絶縁層600を形成する。
第3の絶縁層600は、シリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。ここで、第3の絶縁層600は、開口部410内を埋め込むようにして形成されている。
【0025】
このように、本願発明では、第2の絶縁層400に開口部410を設けるエッチング工程において、接続プラグ領域300´の第1の長さ方向aと開口領域410´の第2の長さ方向a´とが所定の角度θを成して交差するように、開口部410が位置合せされるため、接続プラグ300と第2の絶縁層400の開口部410内に堆積される導電膜500との電気的接続信頼性は向上される。
【0026】
つまり、この構成によれば、開口領域410´の第2の幅方向b´においては、図6に示されるように、開口部410の内側面と接続プラグ300の上面とが連続している為、この箇所において導電膜500を開口部410の内表面に連続して堆積させることが可能となる。すなわち、仮に、開口部410を設ける際のエッチングにより接続プラグ300を包囲する第1の絶縁層200がオーバーエッチングされて接続プラグ300の上部が第1の絶縁層200から突出してしまい、開口部410の内表面に堆積される導電膜500の一部、例えば開口領域410の第2の長さ方向a´において図26の点線の円で示すようなオープン不良が発生したとしても、開口領域410´の第2の幅方向b´においては導電膜500を連続して堆積させることが可能となるので、接続プラグ300と導電膜500との電気的な接続を維持することが可能となる。つまり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【0027】
特に、導電膜500がスパッタリング法により堆積される場合、スパッタリング法は段差被覆性が、例えばCVD法に比べ良好ではないため、本願発明を適用することにより、より顕著な効果を奏することが可能となる。
【0028】
さらに、この構成によれば、接続プラグ300もしくは開口部410を設ける際の位置合せにズレが生じた場合においても、接続プラグ300と開口部410内に堆積される導電膜500との接触面積を維持することが可能となり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
つまり、例えば、図13の平面図に示すように、開口領域410´の第2の長さ方向a´に位置ズレが生じた場合には、開口領域410´の第2の長さ方向a´において接続プラグ領域300´から突出した両縁部411が位置合せ余裕として作用することにより、接続プラグ領域300´における開口部410により露出される面積Sを維持することが可能なる。さらに、図14の平面図に示すように、開口領域410´の第2の幅方向b´に位置ズレが生じた場合には、接続プラグ領域300´の第1の長さ方向aにおいて開口領域410´から突出した両縁部301が位置合せ余裕として作用することにより、接続プラグ領域300´における開口部410により露出される面積Sを維持することが可能なる。これにより、開口部410内に堆積される導電膜500と接続プラグ300との接触面積を維持することが可能となり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【0029】
ここで、本実施例では、例えば、開口領域410´の第2の長さ方向a´における位置ズレが、開口領域410´の第2の幅方向b´における位置ズレよりも大きいことが予め想定可能な場合には、図15に示すように、接続プラグ領域300´の長さL1は開口領域410´の長さL2よりも短く設定される。さらに、開口領域410´の第2の幅方向b´における位置ズレが、開口領域410´の第2の長さ方向a´における位置ズレよりも大きいことが予め想定可能な場合には、図16に示すように、開口領域410´の長さL2は接続プラグ領域300´の長さL1よりも短く設定される。つまり、予想される位置ズレ方向に基づいて、接続プラグ領域300´の長さL1と開口領域410´の長さL2とを異なる長さで設定することにより、接続プラグ領域300´もしくは開口領域410´における位置ズレに寄与しない余分な領域を削減することが可能となり、面積を小さくすることが可能となる。
【実施例2】
【0030】
次に、本願発明の実施例2における半導体装置の製造方法について説明する。
実施例2は、実施例1の発明を、接続プラグと、下部電極と上部電極とが強誘電体膜を介して積層されたキャパシタの上部電極と電気的に接続された配線層との接続構造に適用したものである。
【0031】
図17〜図25は、本願発明の実施例2における半導体装置の製造方法を説明する工程図である。図17〜図24は断面図であり、図25は平面図である。
【0032】
本願発明の実施例2における半導体装置の製造方法では、まず、図17に示されるように、半導体基板110上に形成された第1の絶縁層200に、第1の絶縁層200を貫通し且つ半導体基板110の表面と電気的に接続された導電性の接続プラグ300が形成される。
半導体基板110は、例えば、シリコン(Si)等を材料とする基板で、その表面に素子分離領域111により分離された複数の不純物拡散層112を備える。接続プラグ300はこの不純物拡散層112の1つに電気的に接続されている。
【0033】
次に、図18に示されるように、第1の絶縁層200上に、接続プラグ300を覆うように第2の絶縁層400´を形成する。
第2の絶縁層400´はシリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。
【0034】
次に、図19に示されるように、第1の絶縁層200および第2の絶縁層400´に、第1の絶縁層200および第2の絶縁層400´を貫通するキャパシタ用接続プラグ700を形成する。
キャパシタ用接続プラグ700は、半導体基板110の表面に形成された不純物拡散層112と電気的に接続されている。
キャパシタ用接続プラグ700は、第1の絶縁層200および第2の絶縁層400´にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホール内および第2の絶縁層400´上に、チタン(Ti)、窒化チタン(TiN)、タングステン(W)を材料とする金属層を順次スパッタリング法やCVD法等に堆積させ、この堆積された金属層をCMP(Chemical Mechanical Polishing)法等により研磨することにより形成される。
【0035】
次に、図20に示されるように、下部電極810と強誘電体膜820と上部電極830とが順次積層されたキャパシタ800を第2の絶縁層400´上に形成する。
下部電極810は、例えば、イリジウム(Ir)若しくは酸化イリジウム(IrO2)等の貴金属を材料とし、スパッタリング法等により、キャパシタ用接続プラグ700を覆うように第2の絶縁層400´上に形成される。
強誘電体膜820は、金属酸化物誘電体を材料とし、スパッタリング法、スピンコート法、もしくはMO−CVD法(Metal Organic CVD)等により、下部電極810上に形成される。
上部電極830は、白金(Pt)もしくはイリジウム(Ir)等の貴金属を材料とし、スパッタリング法等により、強誘電体膜820上に形成される。
さらに、この順次積層された下部電極810、強誘電体膜820、および、上部電極830をエッチング加工することにより、キャパシタ800が形成される。
【0036】
次に、図21に示されるように、第2の絶縁層400´上に、キャパシタ800を覆うように第2の絶縁膜400を形成する。
【0037】
さらに、図22に示されるように、エッチングにより、第2の絶縁膜400に、上部電極830の表面の一部を露出するキャパシタ用開口部420と、接続プラグ300が配置される接続プラグ領域300´を露出する開口部410とを設ける。
開口部410および開口部420は、第2の絶縁膜400にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
ここで、接続プラグ領域300´と、開口部410により露出する開口領域410´とは、実施例1と同様の形状および配置関係を有している。なお、図25はこの工程の一例を示す平面図である。
【0038】
次に、図23に示されるように、第2の絶縁膜400上、開口部410内、および、キャパシタ用開口部420内に、導電膜500を一括して堆積させ、この導電膜500をパターニングすることにより、接続プラグ300とキャパシタ800の上部電極830とを電気的に接続させる配線層510を第2の絶縁層400上に形成する。
本実施例では、導電膜500の材料は、窒化チタン(TiN)、もしくは、窒化アルミチタン(TiAlN)等であり、スパッタリング法により堆積される。
【0039】
次に、図24に示されるように、第2の絶縁層400上と、開口部410およびキャパシタ用開口部420内に、配線層510を覆うようにして第3の絶縁層600が形成される。
このように、本実施例の半導体装置の製造方法では、実施例1の接続プラグ300と配線層510との接続構造を、接続プラグ300と、下部電極810と上部電極830とが強誘電体膜820を介して積層されたキャパシタ800の上部電極830と電気的に接続された配線層510との接続構造に適用したことにより、本願発明の効果をより顕著に得ることが可能となる。
【0040】
つまり、キャパシタ800の上部電極830の表面を露出するようなキャパシタ用開口部420内に、導電膜500を堆積しようとした場合、導電膜をCVD法により堆積しようとすると、還元性雰囲気が発生する可能性があり、これにより、キャパシタ800の電気的特性が劣化しまう可能性がある。このため、導電膜500はスパッタリング法を用いて堆積させることが望ましい。しかしながら、スパッタリング法は、実施例1中にて説明したように、段差被覆性がCVD法に比べて良好ではない為、接続プラグ300と導電膜500との接続構造に、従来の構造を用いる場合は、電気的接続信頼性が十分に得られない可能性があった。本願発明では、導電膜500をスパッタリング法により堆積させても、接続プラグ300と導電膜500との電気的接続信頼性を維持することが可能となる。すなわち、本願発明では、キャパシタ800の電気的特性を維持しつつ接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【図面の簡単な説明】
【0041】
【図1】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図2】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図3】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図4】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図5】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図6】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図7】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図8】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図9】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図10】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図11】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図12】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図13】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図14】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図15】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図16】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図17】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図18】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図19】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図20】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図21】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図22】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図23】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図24】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図25】本願発明の実施例2における半導体装置の製造方法を説明する平面図。
【図26】本願発明の実施例1の説明においてオープン不良の状態を説明する断面図。
【符号の説明】
【0042】
100 下地層
110 半導体基板
200 第1の絶縁層
200´ 層間絶縁層
300 接続プラグ
300´ 接続プラグ領域
400 第2の絶縁層
400´ 第2の絶縁層
410 開口部
410´ 開口領域
420 キャパシタ用開口部
500 導電膜
510 配線層
600 第3の絶縁層
700 キャパシタ用接続プラグ
800 キャパシタ
810 下部電極
820 強誘電体膜
830 上部電極
【技術分野】
【0001】
本願発明は、半導体装置の製造方法に関するものであり、特に、半導体基板上に多層配線層が形成されて成る半導体装置の製造方法に関するものである。
【背景技術】
【0002】
従来、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、導電性の接続プラグを用いた次のような構成が知られている。
まず、半導体基板表面もしくは下層配線層等の下地層上に第1の絶縁層が形成され、この第1の絶縁層に第1の絶縁層を貫通し下地層と電気的に接続された導電性の接続プラグが形成される。さらに、この第1の絶縁層上に接続プラグを覆う第2の絶縁層が形成される。次に、接続プラグが配置された接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含する開口部が第2の絶縁層に設けられ、この開口部により接続プラグの表面が露出される。さらに、第2の絶縁層上および第2の絶縁層に設けられた開口部内に導電膜が堆積され、この導電膜がパターニングされて接続プラグと電気的に接続された配線層が第2の絶縁層上に形成される。
【0003】
このような構成は、例えば、下記特許文献1の図4およびそれを説明する段落にて開示されている。
特許文献1では、下部導電層20上に形成された第1層間絶縁層22に、第1層間絶縁層22を貫通し下部導電層20と電気的に接続された導電体プラグ30が形成され、第1層間絶縁層22上に、導電体プラグ30を覆うように第2層間絶縁層34が形成される。次に、導電体プラグ30が形成される導電体プラグ領域よりも大きい形状を備え、かつ、導電体プラグ領域を包含する補助コンタクトホール36が第2層間絶縁層34に設けられ、この補助コンタクトホール36の底には導電体プラグ30の表面が露出される。さらに、第2層間絶縁層34上および補助コンタクトホール36内に第2配線形成層54が堆積され、この第2配線形成層54がパターニングされて第2配線層38が形成される。
【0004】
このような従来の構成によれば、下地層と、この下地層上に第1および第2の絶縁層等の積層絶縁層を介して形成された配線層とを、第1の絶縁層の厚みを有する接続プラグのみを用いて電気的に接続させることが可能となるので、工程を複雑にすることなく下地層と配線層との電気的な接続を実現することが可能となる。
つまり、下地層と、この下地層上に積層絶縁層を介して形成された配線層とを電気的に接続する構成としては、例えば、積層された絶縁層を全て貫通するような接続プラグを設けて、この接続プラグと下地層および配線層とを電気的に接続するような方法が挙げられるが、この方法では、接続プラグ用の孔を積層絶縁層の厚さと同じ深さで形成する必要があるため、孔のアスペクト比が大きくなってしまい、孔内に接続プラグ用の材料を容易に埋め込めない可能性があり、工程が複雑になってしまう可能性があった。また、積層絶縁層を構成する各絶縁層にそれぞれ接続プラグを設け、この各接続プラグを互いに電気的に接続する方法では、接続プラグを埋め込む工程が複数回必要となってしまい、工程時間が大幅に増大してしまう可能性があった。このような理由から、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、上述した従来の構成が適用される場合があった。
【特許文献1】特開平7−99194号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、上述した従来の構成では、第2の絶縁層に設けられる開口部が、接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含しているため、第2の絶縁層を例えばドライエッチング等により加工して開口部を設ける際、下層の第1絶縁層における接続プラグを包囲する領域がオーバーエッチングされてしまい、接続プラグの上部が第1の絶縁層から突出してしまう可能性があった。
【0006】
このような場合、開口部内に堆積される導電膜は、突出した接続プラグの側面に好適に堆積されない可能性があり、開口部の内表面に導電膜が連続して形成されない可能性があった(以下、この状態をオープン不良と称す)。これにより、接続プラグと配線層を構成する導電膜との電気的接続信頼性が低減されてしまう可能性があった。特に、導電膜がスパッタリング法等により堆積された場合、スパッタリング法は段差被覆性が例えばCVD(Chemical Vapor Deposition)法に比べ良好ではないため、突出した接続プラグの側面への堆積がさらに難しくなってしまい、電気的接続信頼性の低減がより顕著になってしまう可能性があった。
【課題を解決するための手段】
【0007】
上記課題を解決する為、本願発明の半導体装置の製造方法では、下地層上に形成された第1の絶縁層に、表面が前記第1の絶縁層から露出し且つ前記第1の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、前記接続プラグの前記表面上および前記第1の絶縁層上に第2の絶縁層を形成する工程と、前記第2の絶縁層に、前記接続プラグおよび前記第1の絶縁層を露出する開口部を設けるエッチング工程と、前記第2の絶縁層上および前記開口部内に導電膜を堆積する工程と、堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第2の絶縁層上に形成する工程とを有し、前記接続プラグの前記表面である接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされる。
【発明の効果】
【0008】
この構成によれば、接続プラグと、接続プラグ上の第2の絶縁層に設けられた開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【0009】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例1】
【0010】
図1〜図16は、本願発明の実施例1における半導体装置の製造方法を説明する工程図である。ここで、図1〜図7は断面図であり、図8〜16は平面図である。
本願発明の実施例1における半導体装置の製造方法では、まず、図1に示されるように、下地層100上に形成された第1の絶縁層200に、表面が第1の絶縁層200から露出し且つ第1の絶縁層200を貫通して下地層100と電気的に接続された導電性の接続プラグ300を形成する。
【0011】
下地層100は、例えば、シリコン(Si)等を材料とする半導体基板の表面部分に形成された不純物拡散層、もしくは、半導体基板上に形成された多層配線層の一部を構成する下層配線層等である。
本実施例では、第1の絶縁層200はシリコン酸化膜(SiO2)により構成され、例えば、CVD(Chemical Vapor Deposition)法によって形成される。
【0012】
接続プラグ300は、第1の絶縁層200にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホールが形成された第1の絶縁層200上に、チタン(Ti)、窒化チタン(TiN)、タングステン(W)を材料とする金属層を順次スパッタリング法やCVD法等により堆積させ、この堆積された金属層をCMP(Chemical Mechanical Polishing)法等により研磨することにより形成される。
【0013】
本実施例では、図8、図9の平面図に示すように、第1の絶縁層200から露出した接続プラグ300の表面、すなわち、接続プラグ300が配置される接続プラグ領域300´は、第1の長さ方向aと第1の幅方向bとから成る長尺形状を備える。例えば、接続プラグ領域300´の形状は、図8に示されるような長方形や、図9に示されるような楕円である。長方形の場合は、長辺方向が第1の長さ方向aに相当し、短辺方向が第1の幅方向bに相当する。楕円の場合は、長軸方向が第1の長さ方向aに相当し、短軸方向が第1の幅方向bに相当する。
【0014】
次に、図2に示されるように、第1の絶縁層200上および接続プラグ領域300´上に第2の絶縁層400を形成する。
第2の絶縁層400はシリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。
【0015】
次に、図3、図4、図10、および、図11に示されるように、エッチングにより第2の絶縁層400に、接続プラグ領域300´の一部および第1の絶縁層200の一部を露出する開口部410を設ける。
【0016】
図3は、図10および図11に示される平面図の点線X−X´に対応する断面図であり、図4は、図10および図11に示される平面図の点線Y−Y´に対応する断面図である。
ここで、図3では、開口部410を設ける際のエッチングにより、接続プラグ300を包囲する第1の絶縁層200がオーバーエッチングされ、接続プラグ300の上部が第1の絶縁層200から突出した状態が示されている。
開口部410は、第2の絶縁層400にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
【0017】
本実施例では、図10および図11に示されるように、開口部410により露出する開口領域410´は第2の長さ方向a´と第2の幅方向b´とから成る長尺形状を備える。例えば、開口領域410´の形状は、図10に示されるような長方形や、図11に示されるような楕円である。長方形の場合は、長辺方向が第2の長さ方向a´に相当し、短辺方向が第2の幅方向b´に相当する。楕円の場合は、長軸方向が第2の長さ方向a´に相当し、短軸方向が幅方向b´に相当する。なお、本実施例では、開口領域410´の形状を接続プラグ領域300´の形状と対応させている。
【0018】
そして、接続プラグ領域300´と開口領域410´とは、第1の長さ方向aと第2の長さ方向a´とが所定の角度θを成すように交差して配置される。
つまり、開口部410を設ける際のエッチング工程において、接続プラグ領域300´の第1の長さ方向aと開口領域410´の第2の長さ方向a´とが所定の角度θを成して交差するように、開口部410は位置合せされる。
【0019】
さらに詳細に説明すると、接続プラグ領域300´と開口領域410´とは、接続プラグ領域300´の第1の長さ方向aにおける両縁部301が開口領域410´から突出し、且つ、開口領域410´の第2の長さ方向a´における両縁部411が接続プラグ領域300´から突出するようにして互いに配置されている。
すなわち、開口領域410´の第2の長さ方向a´における断面では、図3に示されるように、接続プラグ領域300´を含有するように開口領域410´が配置され、開口領域410´の第2の幅方向b´における断面では、図4に示されるように、開口領域410´は、接続プラグ領域300´内に収まるようにして配置されている。
【0020】
なお、本実施例では、第1の長さ方向aと第2の長さ方向a´とが成す角度θは90度である。
【0021】
次に、図5、図6、および、図12に示されるように、第2の絶縁層400上および開口部410内に導電膜500を堆積させ、この導電膜500をパターニングすることにより、接続プラグ300と電気的に接続された配線層510を第2の絶縁層400上に形成する。
【0022】
図5は、図12に示される平面図の点線X−X´における断面図であり、図6は、図12に示される平面図の点線Y−Y´における断面図である。
【0023】
本実施例では、導電膜500の材料は、窒化チタン(TiN)、もしくは、窒化アルミチタン(TiAlN)等であり、スパッタリング法により堆積される。導電膜500は第2の絶縁層400上および開口部410の内面上に一定の膜厚で形成される。すなわち、導電膜500の一部は開口部410内に窪んだ状態で形成される。
導電膜500をパターニングして形成された配線層510は、接続プラグ領域300´および開口領域410´を覆うように配置されている。
【0024】
次に、図7に示すように、第2の絶縁層400上および開口部410内に、配線層510を覆うようにして第3の絶縁層600を形成する。
第3の絶縁層600は、シリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。ここで、第3の絶縁層600は、開口部410内を埋め込むようにして形成されている。
【0025】
このように、本願発明では、第2の絶縁層400に開口部410を設けるエッチング工程において、接続プラグ領域300´の第1の長さ方向aと開口領域410´の第2の長さ方向a´とが所定の角度θを成して交差するように、開口部410が位置合せされるため、接続プラグ300と第2の絶縁層400の開口部410内に堆積される導電膜500との電気的接続信頼性は向上される。
【0026】
つまり、この構成によれば、開口領域410´の第2の幅方向b´においては、図6に示されるように、開口部410の内側面と接続プラグ300の上面とが連続している為、この箇所において導電膜500を開口部410の内表面に連続して堆積させることが可能となる。すなわち、仮に、開口部410を設ける際のエッチングにより接続プラグ300を包囲する第1の絶縁層200がオーバーエッチングされて接続プラグ300の上部が第1の絶縁層200から突出してしまい、開口部410の内表面に堆積される導電膜500の一部、例えば開口領域410の第2の長さ方向a´において図26の点線の円で示すようなオープン不良が発生したとしても、開口領域410´の第2の幅方向b´においては導電膜500を連続して堆積させることが可能となるので、接続プラグ300と導電膜500との電気的な接続を維持することが可能となる。つまり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【0027】
特に、導電膜500がスパッタリング法により堆積される場合、スパッタリング法は段差被覆性が、例えばCVD法に比べ良好ではないため、本願発明を適用することにより、より顕著な効果を奏することが可能となる。
【0028】
さらに、この構成によれば、接続プラグ300もしくは開口部410を設ける際の位置合せにズレが生じた場合においても、接続プラグ300と開口部410内に堆積される導電膜500との接触面積を維持することが可能となり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
つまり、例えば、図13の平面図に示すように、開口領域410´の第2の長さ方向a´に位置ズレが生じた場合には、開口領域410´の第2の長さ方向a´において接続プラグ領域300´から突出した両縁部411が位置合せ余裕として作用することにより、接続プラグ領域300´における開口部410により露出される面積Sを維持することが可能なる。さらに、図14の平面図に示すように、開口領域410´の第2の幅方向b´に位置ズレが生じた場合には、接続プラグ領域300´の第1の長さ方向aにおいて開口領域410´から突出した両縁部301が位置合せ余裕として作用することにより、接続プラグ領域300´における開口部410により露出される面積Sを維持することが可能なる。これにより、開口部410内に堆積される導電膜500と接続プラグ300との接触面積を維持することが可能となり、接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【0029】
ここで、本実施例では、例えば、開口領域410´の第2の長さ方向a´における位置ズレが、開口領域410´の第2の幅方向b´における位置ズレよりも大きいことが予め想定可能な場合には、図15に示すように、接続プラグ領域300´の長さL1は開口領域410´の長さL2よりも短く設定される。さらに、開口領域410´の第2の幅方向b´における位置ズレが、開口領域410´の第2の長さ方向a´における位置ズレよりも大きいことが予め想定可能な場合には、図16に示すように、開口領域410´の長さL2は接続プラグ領域300´の長さL1よりも短く設定される。つまり、予想される位置ズレ方向に基づいて、接続プラグ領域300´の長さL1と開口領域410´の長さL2とを異なる長さで設定することにより、接続プラグ領域300´もしくは開口領域410´における位置ズレに寄与しない余分な領域を削減することが可能となり、面積を小さくすることが可能となる。
【実施例2】
【0030】
次に、本願発明の実施例2における半導体装置の製造方法について説明する。
実施例2は、実施例1の発明を、接続プラグと、下部電極と上部電極とが強誘電体膜を介して積層されたキャパシタの上部電極と電気的に接続された配線層との接続構造に適用したものである。
【0031】
図17〜図25は、本願発明の実施例2における半導体装置の製造方法を説明する工程図である。図17〜図24は断面図であり、図25は平面図である。
【0032】
本願発明の実施例2における半導体装置の製造方法では、まず、図17に示されるように、半導体基板110上に形成された第1の絶縁層200に、第1の絶縁層200を貫通し且つ半導体基板110の表面と電気的に接続された導電性の接続プラグ300が形成される。
半導体基板110は、例えば、シリコン(Si)等を材料とする基板で、その表面に素子分離領域111により分離された複数の不純物拡散層112を備える。接続プラグ300はこの不純物拡散層112の1つに電気的に接続されている。
【0033】
次に、図18に示されるように、第1の絶縁層200上に、接続プラグ300を覆うように第2の絶縁層400´を形成する。
第2の絶縁層400´はシリコン酸化膜(SiO2)により構成され、例えば、CVD法によって形成される。
【0034】
次に、図19に示されるように、第1の絶縁層200および第2の絶縁層400´に、第1の絶縁層200および第2の絶縁層400´を貫通するキャパシタ用接続プラグ700を形成する。
キャパシタ用接続プラグ700は、半導体基板110の表面に形成された不純物拡散層112と電気的に接続されている。
キャパシタ用接続プラグ700は、第1の絶縁層200および第2の絶縁層400´にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホール内および第2の絶縁層400´上に、チタン(Ti)、窒化チタン(TiN)、タングステン(W)を材料とする金属層を順次スパッタリング法やCVD法等に堆積させ、この堆積された金属層をCMP(Chemical Mechanical Polishing)法等により研磨することにより形成される。
【0035】
次に、図20に示されるように、下部電極810と強誘電体膜820と上部電極830とが順次積層されたキャパシタ800を第2の絶縁層400´上に形成する。
下部電極810は、例えば、イリジウム(Ir)若しくは酸化イリジウム(IrO2)等の貴金属を材料とし、スパッタリング法等により、キャパシタ用接続プラグ700を覆うように第2の絶縁層400´上に形成される。
強誘電体膜820は、金属酸化物誘電体を材料とし、スパッタリング法、スピンコート法、もしくはMO−CVD法(Metal Organic CVD)等により、下部電極810上に形成される。
上部電極830は、白金(Pt)もしくはイリジウム(Ir)等の貴金属を材料とし、スパッタリング法等により、強誘電体膜820上に形成される。
さらに、この順次積層された下部電極810、強誘電体膜820、および、上部電極830をエッチング加工することにより、キャパシタ800が形成される。
【0036】
次に、図21に示されるように、第2の絶縁層400´上に、キャパシタ800を覆うように第2の絶縁膜400を形成する。
【0037】
さらに、図22に示されるように、エッチングにより、第2の絶縁膜400に、上部電極830の表面の一部を露出するキャパシタ用開口部420と、接続プラグ300が配置される接続プラグ領域300´を露出する開口部410とを設ける。
開口部410および開口部420は、第2の絶縁膜400にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
ここで、接続プラグ領域300´と、開口部410により露出する開口領域410´とは、実施例1と同様の形状および配置関係を有している。なお、図25はこの工程の一例を示す平面図である。
【0038】
次に、図23に示されるように、第2の絶縁膜400上、開口部410内、および、キャパシタ用開口部420内に、導電膜500を一括して堆積させ、この導電膜500をパターニングすることにより、接続プラグ300とキャパシタ800の上部電極830とを電気的に接続させる配線層510を第2の絶縁層400上に形成する。
本実施例では、導電膜500の材料は、窒化チタン(TiN)、もしくは、窒化アルミチタン(TiAlN)等であり、スパッタリング法により堆積される。
【0039】
次に、図24に示されるように、第2の絶縁層400上と、開口部410およびキャパシタ用開口部420内に、配線層510を覆うようにして第3の絶縁層600が形成される。
このように、本実施例の半導体装置の製造方法では、実施例1の接続プラグ300と配線層510との接続構造を、接続プラグ300と、下部電極810と上部電極830とが強誘電体膜820を介して積層されたキャパシタ800の上部電極830と電気的に接続された配線層510との接続構造に適用したことにより、本願発明の効果をより顕著に得ることが可能となる。
【0040】
つまり、キャパシタ800の上部電極830の表面を露出するようなキャパシタ用開口部420内に、導電膜500を堆積しようとした場合、導電膜をCVD法により堆積しようとすると、還元性雰囲気が発生する可能性があり、これにより、キャパシタ800の電気的特性が劣化しまう可能性がある。このため、導電膜500はスパッタリング法を用いて堆積させることが望ましい。しかしながら、スパッタリング法は、実施例1中にて説明したように、段差被覆性がCVD法に比べて良好ではない為、接続プラグ300と導電膜500との接続構造に、従来の構造を用いる場合は、電気的接続信頼性が十分に得られない可能性があった。本願発明では、導電膜500をスパッタリング法により堆積させても、接続プラグ300と導電膜500との電気的接続信頼性を維持することが可能となる。すなわち、本願発明では、キャパシタ800の電気的特性を維持しつつ接続プラグ300と導電膜500との電気的接続信頼性を向上させることが可能となる。
【図面の簡単な説明】
【0041】
【図1】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図2】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図3】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図4】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図5】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図6】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図7】本願発明の実施例1における半導体装置の製造方法を説明する断面図。
【図8】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図9】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図10】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図11】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図12】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図13】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図14】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図15】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図16】本願発明の実施例1における半導体装置の製造方法を説明する平面図。
【図17】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図18】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図19】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図20】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図21】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図22】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図23】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図24】本願発明の実施例2における半導体装置の製造方法を説明する断面図。
【図25】本願発明の実施例2における半導体装置の製造方法を説明する平面図。
【図26】本願発明の実施例1の説明においてオープン不良の状態を説明する断面図。
【符号の説明】
【0042】
100 下地層
110 半導体基板
200 第1の絶縁層
200´ 層間絶縁層
300 接続プラグ
300´ 接続プラグ領域
400 第2の絶縁層
400´ 第2の絶縁層
410 開口部
410´ 開口領域
420 キャパシタ用開口部
500 導電膜
510 配線層
600 第3の絶縁層
700 キャパシタ用接続プラグ
800 キャパシタ
810 下部電極
820 強誘電体膜
830 上部電極
【特許請求の範囲】
【請求項1】
下地層上に形成された第1の絶縁層に、表面が前記第1の絶縁層から露出し且つ前記第1の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、
前記接続プラグの前記表面上および前記第1の絶縁層上に第2の絶縁層を形成する工程と、
前記第2の絶縁層に、前記接続プラグおよび前記第1の絶縁層を露出する開口部を設けるエッチング工程と、
前記第2の絶縁層上および前記開口部内に導電膜を堆積する工程と、
堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第2の絶縁層上に形成する工程とを有し、
前記接続プラグの前記表面である接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、
前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。
【請求項2】
前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第1の長さ方向における両縁部が前記開口領域から突出し、且つ、前記開口領域の前記第2の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されていることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項5】
前記第1の長さ方向と前記第2の長さ方向とが成す前記角度は、90度であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
【請求項6】
前記第2の絶縁層上および前記開口部内に堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
【請求項7】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
【請求項8】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
【請求項9】
前記第2の絶縁層上および前記開口部内に、前記配線層を覆うように第3の絶縁層を形成する工程を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体装置の製造方法。
【請求項10】
前記接続プラグ領域の前記第1の長さ方向における長さと、前記開口領域の前記第2の長さ方向における長さとは、異なることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置の製造方法。
【請求項11】
前記配線層は、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタの前記上部電極と電気的に接続された配線層であり、
前記第2の絶縁層は、前記上部電極の表面の一部を露出するように前記キャパシタを覆い、
前記導電膜は、前記キャパシタの露出した前記上部電極の前記表面上に堆積されることを特徴とする請求項1〜10のいずれか1つに記載の半導体装置の製造方法。
【請求項12】
前記エッチング工程において、前記第1の絶縁層がオーバーエッチングされ、前記接続プラグの一部が前記第1の絶縁層から突出されることを特徴とする請求項1〜11のいずれか1つに記載の半導体装置の製造方法。
【請求項13】
表面に不純物拡散層を備える半導体基板上に、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタと、前記不純物拡散層と電気的に接続された接続プラグとを形成する工程と、
前記キャパシタ、および、前記接続プラグが配置される接続プラグ領域を覆うように、前記半導体基板上に絶縁層を形成する工程と、
前記絶縁層に、前記接続プラグ領域を露出する開口部と、前記キャパシタの前記上部電極の表面の一部を露出するキャパシタ用開口部とを設けるエッチング工程と、
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに、導電膜を堆積する工程と、
堆積された前記導電膜をパターニングして、前記接続プラグと前記キャパシタの前記上部電極とを電気的に接続する配線層を、前記絶縁層上に形成する工程とを有し、
前記接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、
前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。
【請求項14】
前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第1の長さ方向における両縁部が前記開口領域から突出し、且つ、前記開口領域の前記第2の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されていることを特徴とする請求項13記載の半導体装置の製造方法。
【請求項15】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項13または14に記載の半導体装置の製造方法。
【請求項16】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項13または14に記載の半導体装置の製造方法。
【請求項17】
前記第1の長さ方向と前記第2の長さ方向とが成す前記角度は、90度であることを特徴とする請求項13〜16のいずれか1つに記載の半導体装置の製造方法。
【請求項18】
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項13〜17のいずれか1つに記載の半導体装置の製造方法。
【請求項19】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項13〜18のいずれか1つに記載の半導体装置の製造方法。
【請求項20】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項13〜18のいずれか1つに記載の半導体装置の製造方法。
【請求項21】
前記接続プラグ領域の前記第1の長さ方向における長さと、前記開口領域の前記第2の長さ方向における長さとは、異なることを特徴とする請求項13〜20のいずれか1つに記載の半導体装置の製造方法。
【請求項1】
下地層上に形成された第1の絶縁層に、表面が前記第1の絶縁層から露出し且つ前記第1の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、
前記接続プラグの前記表面上および前記第1の絶縁層上に第2の絶縁層を形成する工程と、
前記第2の絶縁層に、前記接続プラグおよび前記第1の絶縁層を露出する開口部を設けるエッチング工程と、
前記第2の絶縁層上および前記開口部内に導電膜を堆積する工程と、
堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第2の絶縁層上に形成する工程とを有し、
前記接続プラグの前記表面である接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、
前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。
【請求項2】
前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第1の長さ方向における両縁部が前記開口領域から突出し、且つ、前記開口領域の前記第2の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されていることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項5】
前記第1の長さ方向と前記第2の長さ方向とが成す前記角度は、90度であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
【請求項6】
前記第2の絶縁層上および前記開口部内に堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
【請求項7】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
【請求項8】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
【請求項9】
前記第2の絶縁層上および前記開口部内に、前記配線層を覆うように第3の絶縁層を形成する工程を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体装置の製造方法。
【請求項10】
前記接続プラグ領域の前記第1の長さ方向における長さと、前記開口領域の前記第2の長さ方向における長さとは、異なることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置の製造方法。
【請求項11】
前記配線層は、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタの前記上部電極と電気的に接続された配線層であり、
前記第2の絶縁層は、前記上部電極の表面の一部を露出するように前記キャパシタを覆い、
前記導電膜は、前記キャパシタの露出した前記上部電極の前記表面上に堆積されることを特徴とする請求項1〜10のいずれか1つに記載の半導体装置の製造方法。
【請求項12】
前記エッチング工程において、前記第1の絶縁層がオーバーエッチングされ、前記接続プラグの一部が前記第1の絶縁層から突出されることを特徴とする請求項1〜11のいずれか1つに記載の半導体装置の製造方法。
【請求項13】
表面に不純物拡散層を備える半導体基板上に、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタと、前記不純物拡散層と電気的に接続された接続プラグとを形成する工程と、
前記キャパシタ、および、前記接続プラグが配置される接続プラグ領域を覆うように、前記半導体基板上に絶縁層を形成する工程と、
前記絶縁層に、前記接続プラグ領域を露出する開口部と、前記キャパシタの前記上部電極の表面の一部を露出するキャパシタ用開口部とを設けるエッチング工程と、
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに、導電膜を堆積する工程と、
堆積された前記導電膜をパターニングして、前記接続プラグと前記キャパシタの前記上部電極とを電気的に接続する配線層を、前記絶縁層上に形成する工程とを有し、
前記接続プラグ領域は第1の長さ方向と第1の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第2の長さ方向と第2の幅方向とから成る長尺形状を備え、
前記エッチング工程において、前記接続プラグ領域の前記第1の長さ方向と前記開口領域の前記第2の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。
【請求項14】
前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第1の長さ方向における両縁部が前記開口領域から突出し、且つ、前記開口領域の前記第2の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されていることを特徴とする請求項13記載の半導体装置の製造方法。
【請求項15】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項13または14に記載の半導体装置の製造方法。
【請求項16】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項13または14に記載の半導体装置の製造方法。
【請求項17】
前記第1の長さ方向と前記第2の長さ方向とが成す前記角度は、90度であることを特徴とする請求項13〜16のいずれか1つに記載の半導体装置の製造方法。
【請求項18】
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項13〜17のいずれか1つに記載の半導体装置の製造方法。
【請求項19】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項13〜18のいずれか1つに記載の半導体装置の製造方法。
【請求項20】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項13〜18のいずれか1つに記載の半導体装置の製造方法。
【請求項21】
前記接続プラグ領域の前記第1の長さ方向における長さと、前記開口領域の前記第2の長さ方向における長さとは、異なることを特徴とする請求項13〜20のいずれか1つに記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公開番号】特開2007−242883(P2007−242883A)
【公開日】平成19年9月20日(2007.9.20)
【国際特許分類】
【出願番号】特願2006−63073(P2006−63073)
【出願日】平成18年3月8日(2006.3.8)
【出願人】(000000295)沖電気工業株式会社 (6,645)
【Fターム(参考)】
【公開日】平成19年9月20日(2007.9.20)
【国際特許分類】
【出願日】平成18年3月8日(2006.3.8)
【出願人】(000000295)沖電気工業株式会社 (6,645)
【Fターム(参考)】
[ Back to top ]