半導体装置の製造方法
【課題】 スタックト構造を有するコンタクトプラグの複数段連結されたコンタクトプラグのうちの下方のものについて、酸化防止を図る。
【解決手段】 半導体装置の製造方法は、半導体基板１上に第１の絶縁膜５を形成する工程（ａ）と、第１の絶縁膜５中に、バリアメタル膜７及びタングステン膜８からなる第１のプラグ９を形成する工程（ｂ）と、第１のプラグ９Ａの上方に、下部電極１４、容量絶縁膜１５及び上部電極１６からなる容量素子１７を形成する工程（ｃ）と、第１の絶縁膜５及び第１のプラグ９上に、第２の絶縁膜１１を形成する工程（ｄ）と、第２の絶縁膜１１中に、第１のプラグ９Ｂと接続してスタックト構造を構成する第２のプラグ２１を形成する工程（ｅ）と、工程（ｃ）の後に、容量素子１７に対して酸素雰囲気中で熱処理する工程（ｆ）と、工程（ｂ）と工程（ｄ）との間に、半導体基板に対して熱処理をする工程（ｇ）とを備える。
【解決手段】 半導体装置の製造方法は、半導体基板１上に第１の絶縁膜５を形成する工程（ａ）と、第１の絶縁膜５中に、バリアメタル膜７及びタングステン膜８からなる第１のプラグ９を形成する工程（ｂ）と、第１のプラグ９Ａの上方に、下部電極１４、容量絶縁膜１５及び上部電極１６からなる容量素子１７を形成する工程（ｃ）と、第１の絶縁膜５及び第１のプラグ９上に、第２の絶縁膜１１を形成する工程（ｄ）と、第２の絶縁膜１１中に、第１のプラグ９Ｂと接続してスタックト構造を構成する第２のプラグ２１を形成する工程（ｅ）と、工程（ｃ）の後に、容量素子１７に対して酸素雰囲気中で熱処理する工程（ｆ）と、工程（ｂ）と工程（ｄ）との間に、半導体基板に対して熱処理をする工程（ｇ）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、種々の素子が混載された半導体装置において、微細化や高集積化が求められている。このような中、コンタクトホールのアスペクト比増大により、２段以上のプラグからなるスタックト構造のコンタクトプラグが採用されている。
【０００３】
以下に、従来のスタックト構造のコンタクトホール部を備えた半導体装置の製造方法について説明する（例えば、特許文献１を参照）。図５は、従来の半導体装置の要部断面図である。
【０００４】
まず、図５に示すように、半導体基板１１１の全面に、第１の層間絶縁膜１１５を形成し、第１の層間絶縁膜１１５に、不純物拡散領域１１３に到達する第１のコンタクトホール１１６を形成する。次に、第１のコンタクトホール１１６の中に、ＴｉＣｌ4 用いた無機ＣＶＤ法により第１のバリアメタル膜１１７を形成し、続いてＷＦ6 を用いたＣＶＤ（Chemical Vapor Deposition ）法により第１のタングステン膜１１８を形成する。この後、第１のコンタクトホール１１６からはみ出した第１のバリアメタル膜１１７及び第１のタングステン膜１１８をＣＭＰ（Chemical Mechanical Polishing ）法により除去し、第１のタングステンプラグ１１９を形成する。
【０００５】
次に、第１のタングステンプラグ１１９上に、第２の層間絶縁膜１２０を形成した後、第１の層間絶縁膜１１５と第２の層間絶縁膜１２０とを貫通するストレージノードコンタクト１２１を形成する。ストレージノードコンタクト１２１は、下部電極としても機能する。続いて、容量絶縁膜１２３及び上部電極１２４を順次形成し、容量素子１２５を構成する。
【０００６】
次に、容量素子１２５を覆う第３の層間絶縁膜１２６を形成し、第１のタングステンプラグ１１９に到達する第２のコンタクトホール１２７を形成する。第２のコンタクトホール１２７の中に、有機金属ＣＶＤ法により第２のバリアメタル膜１２８を形成し、続いてＷＦ6 を用いたＣＶＤ法により第２のタングステン膜１２９を形成する。この後、第２のコンタクトホール１２７からはみ出した第２のバリアメタル膜１２７及び第２のタングステン膜１２８をＣＭＰ法により除去し、第２のタングステンプラグ１３０を形成する。その後、第２のタングステンプラグ１３０上に、配線層１３１を形成する。これにより、スタックト構造のコンタクトプラグ２００が形成される。
【０００７】
ここで、容量素子１２５の形成工程では、容量絶縁膜１２３に生じているダメージの回復又は容量絶縁膜１２３の結晶化を目的とし、８００℃以上の酸素雰囲気中において熱処理を行なっている。そのため、第１のタングステンプラグ１１９には、耐熱性を確保するために、無機ＣＶＤ法により形成した第１のバリアメタル１１７を用いている。
【特許文献１】特開２００２−２０３８１２号公報（第３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の半導体装置では、第１のタングステン膜１１８の形成時の成膜ガスであるＷＦ6 のフッ素が第１のタングステン膜１１８の中や表面に分子として残留することがある。また、成膜方法にＣＶＤ法を用いることにより、第１のバリアメタル膜１１７が水分を吸収（吸湿）することもある。この結果、第２の層間絶縁膜１２０の堆積時や焼結時に、これらの分子が反応してタングステンプラグ中にＨＦガスが発生していた。そのため、ＨＦガスの発生により、第２の層間絶縁膜１２０中にボイドが形成されるという問題があった。このように形成されたボイドは、容量素子に対する酸素雰囲気中での高温熱処理工程において酸素の拡散パスとなるため、タングステンプラグが酸化してしまい、スタックト構造のプラグにおけるコンタクト抵抗が高抵抗化するという課題があった。
【０００９】
上記課題に鑑みて、本発明は、スタックト構造のコンタクトプラグにおける下方のプラグ形成後に、該プラグ中に発生して残留するガスを除去することにより、コンタクト抵抗の低抵抗化及び安定化を図り、高性能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜中に、バリアメタル膜とタングステン膜とからなる複数のプラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法において、半導体基板上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜中に、バリアメタル膜及びタングステン膜からなる第１のプラグを形成する工程（ｂ）と、第１のプラグの上方に、下部電極、容量絶縁膜及び上部電極からなる容量素子を形成する工程（ｃ）と、第１の絶縁膜及び第１のプラグ上に、第２の絶縁膜を形成する工程（ｄ）と、第２の絶縁膜中に、バリアメタル膜とタングステン膜とからなり且つ第１のプラグと接続する第２のプラグを形成する工程（ｅ）と、工程（ｃ）の後、容量素子に対して酸素雰囲気中で熱処理する工程（ｆ）と、工程（ｂ）と工程（ｄ）との間に、半導体基板に対して熱処理をする工程（ｇ）とを備えることに特徴を有する。
【００１１】
このように、第１のプラグを形成後で且つ第２の絶縁膜の形成前に、熱処理を行なうことにより、第１のプラグ中に残留している水素、フッ素等のガスを取り除くことができる。したがって、第１のプラグ中の残留ガスに起因して絶縁膜中でのボイド形成を抑制することができ、それにより、容量素子に対する酸素雰囲気中の熱処理工程における第１のプラグの酸化を防止することができる。つまり、スタックト構造のプラグにおけるコンタクト抵抗の低抵抗化及び安定化を実現することができる。
【００１２】
尚、工程（ｃ）は、工程（ｄ）の後に行ない、容量素子は第２の絶縁膜上に形成することが好ましい。
【００１３】
また、工程（ｃ）は、工程（ｂ）の後に行なうと共に、第１の絶縁膜上に容量素子を形成する工程を含み、工程（ｄ）は、工程（ｃ）の後に行なうと共に、容量素子を覆うように、第１の絶縁膜及び第１のプラグ上に、第２の絶縁膜を形成することも好ましい。
【００１４】
また、上述の半導体装置の製造方法において、第１のプラグの形成後で且つ第２の絶縁膜の形成前に行なう熱処理工程（工程（ｇ））は、第２の絶縁膜の成膜温度より高く且つ６７０℃以下で行なうことが好ましい。
【００１５】
このように、第２の絶縁膜の形成以前に、第２の絶縁膜の成膜温度より高い温度で熱処理を行なうことにより、第２の絶縁膜の形成時には、既に該第２の絶縁膜の成膜温度において発生するガスが効率よく除去されている。そのため、第２の絶縁膜の形成時や焼結時に、第１のプラグ中の残留ガスによるボイドの形成を防止することができる。
【００１６】
また、上述の熱処理工程は、酸素を含まない雰囲気中で行なわれることが好ましい。さらに、該熱処理工程は、アルゴン、ヘリウム及び窒素のうち少なくともいずれか１つを含むガス雰囲気中で行なわれることが好ましい。このように、第１のプラグ形成後に、酸素を含まない雰囲気中で熱処理を行なうため、該熱処理による第１のプラグの酸化をより抑制することができる。したがって、プラグの酸化によるコンタクト抵抗の上昇を防止することができる。
【００１７】
また、上述の半導体装置の製造方法において、第１のプラグにおけるバリアメタル膜は、スパッタ法により形成することが好ましい。このようにして形成されたバリアメタル膜は、ＣＶＤ法で形成したバリアメタル膜よりも吸湿性が低いため、第１のプラグ中から発生する水素ガスの量が減少する。それにより、第１の絶縁膜中に発生するボイドの起因と考えられる、該水素及びＷＣＶＤ時（タングステン膜をＣＶＤにより形成する時）の残留フッ素の反応によるＨＦガスの量を減少することができる。したがって、ＨＦガス量が少ないことから、絶縁膜中へのボイド発生を低減することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、スタックト構造のコンタクトプラグにおける下方のプラグ形成後に、プラグに残留するガスを除去することにより、プラグの酸化を抑制し、コンタクト抵抗の低抵抗化及び安定化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る実施形態について、図面を参照しながら説明する。図１（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図であり、メモリセル領域Ａとその周辺回路領域Ｂとを示している。
【００２０】
まず、図１（ａ）に示すように、半導体基板１において素子分離領域（ＳＴＩ：Shallow Trench Insulating）２で区画されたメモリセル領域Ａに、ワード線（図示せず）と接続するゲート電極３を形成し、続いて半導体基板１におけるゲート電極３の両側方領域に不純物拡散層４を形成する。ゲート電極３と半導体基板１の間にはゲート層間絶縁膜３Ａが形成されている。
【００２１】
次に、ゲート電極３を含む半導体基板１の全面に、ＣＶＤ法により、例えば酸化シリコンからなり且つ膜厚が３００ｎｍ〜６００ｎｍ程度の第１の層間絶縁膜５を形成する。続いて、リソグラフィ法とドライエッチング法により、第１の層間絶縁膜５に、不純物拡散層４に到達する第１のコンタクトホール６を形成する。次に、第１のコンタクトホール６を含む半導体基板１の全面に、スパッタ法又はＴｉＣｌ4 を用いる無機ＣＶＤ法により、Ｔｉ膜とＴｉＮ膜とを下から順に形成し、第１のバリアメタル膜７を形成する。ここで、第１のバリアメタル膜７の膜厚は、１５ｎｍ〜６０ｎｍ程度である。続いて、ＷＦ6 を用いたブランケットＣＶＤ法により、第１のタングステン膜８を第１のコンタクトホール６に充填する。次に、ＣＭＰ法により、第１のコンタクトホール６からはみ出し、第１の層間絶縁層５の上に露出している第１のバリアメタル膜７と第１のタングステン膜８とを除去し、第１のコンタクトプラグ９を形成する。ここで、図１（ａ）に示すように、メモリセル領域Ａにおいて後述するビット線と接続する第１のコンタクトプラグ９Ａと、周辺回路領域Ｂにおいてスタックト構造のコンタクトプラグの下方プラグとなる第１のコンタクトプラグ９Ｂとを同時に形成している。
【００２２】
続いて、図１（ｂ）に示すように、第１の層間絶縁膜５及び第１のコンタクトプラグ９の上に、スパッタ法により、Ｔｉ膜、ＴｉＮ膜及びＷ膜を下から順に堆積し、リソグラフィ法及びドライエッチング法により、メモリセル領域Ａの第１のコンタクトプラグ９Ａに接続するビット配線１０を形成する。
【００２３】
次に、Ａｒ、Ｈｅ又はＮ2等の不活性ガス雰囲気中にて、４５０〜６７０℃の温度で熱処理を行なう。ここでの熱処理は酸素を含まない雰囲気中で行なうため、この熱処理によって第１のコンタクトプラグ９が酸化されることはない。また、この熱処理によって、図１（ｂ）に示すように、周辺回路領域Ｂの第１のコンタクトプラグ９Ｂの上面には、タングステン化合物からなるキャップメタル膜Ｘが形成される。
【００２４】
次に、図１（ｃ）に示すように、第１の層間絶縁膜５上に、ビット線１０を覆うように第２の層間絶縁膜１１を形成する。例えば、第２の層間絶縁膜１１の堆積温度は、４５０℃程度である。第２の層間絶縁膜１１は、例えば酸化シリコンからなり、且つ膜厚が５００ｎｍ〜８００ｎｍ程度である。その後、ＣＭＰ法により、第２の層間絶縁膜１１の表面を平坦化し、第２の層間絶縁膜１１上に、例えば窒化シリコンからなり、且つ膜厚が１００ｎｍ〜２００ｎｍ程度の絶縁性の下部水素バリア膜１２を形成する。なお、下部水素バリア膜１２は、窒化シリコンのほかに、ＴｉＡｌＯでもよい。
【００２５】
次に、第１の層間絶縁膜５、第２の層間絶縁膜１１及び下部水素バリア膜１２を貫通し、他の不純物拡散層４に接続するストレージノードコンタクト１３を形成する。ここで、ストレージノードコンタクト１３は、上述した第１のコンタクトプラグ９と同様の工程により形成することができる。ただし、第１のバリアメタル膜７は、スパッタ法、ＴｉＣｌ4 を用いた無機ＣＶＤ法又はＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ3）2］4 、テトラジメチルアミノチタン）を用いた有機金属ＣＶＤ法により形成される。
【００２６】
次に、ストレージノードコンタクト１３に接続する下部電極１４、強誘電体又は高誘電体からなる容量絶縁膜１５及び上部電極１６をパターニングして形成する。これにより、下部電極１４、容量絶縁膜１５及び上部電極１６からなる容量素子部１７が形成される。
【００２７】
ここで、下部電極１４は、導電性水素バリア膜、導電性酸素バリア膜及び導電膜よりなる積層構造を有する。導電性酸素バリア膜は、例えば、Ｉｒ、ＩｒＯ2及びＴａＮのうち少なくともひとつからなる。また、導電性水素バリア膜は、例えば、ＴｉＡｌＮ膜、ＴｉＮ膜のうち少なくともひとつからなる。導電膜は、Ｐｔ、Ｉｒ等の貴金属からなり、上部電極１６は、例えばＰｔからなる。また、容量絶縁膜１５は、一般式ＳｒＢｉ2(ＴａxＮｂ1-x）2Ｏ9、Ｐｂ(ＺｒxＴｉ1-x）Ｏ3、（ＢａxＳｒ1-x)ＴｉＯ3、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（但し、いずれもｘは０≦ｘ≦１である。）又はＴａ2Ｏ5からなる。
【００２８】
次に、容量素子部１７を覆う第３の層間絶縁層１８を形成し、この後、メモリセル領域Ａの端において、第３の層間絶縁膜１８を下部水素バリア膜１２の下方までパターニングする。これにより、後述する上部水素バリア膜１９と下部水素バリア膜１２とを接合することができ、メモリセル領域Ａの容量素子部へ侵入しようとする水素へのバリア性を向上することができる。
【００２９】
次に、図１（ｄ）に示すように、上述した第３の層間絶縁膜１８に対するパターニングによって、容量絶縁膜１５の結晶化のため、８００℃以上の高温で且つ酸素雰囲気において、熱処理を行なう。また、この熱処理により、容量素子部１７が受けたダメージを回復させる。
【００３０】
続いて、第３の層間絶縁膜１８上に、例えばＴｉＡｌＯからなる絶縁性の上部水素バリア膜１９を形成する。これにより、メモリセル領域Ａにおける容量素子部１７は、下部水素バリア膜１２と上部水素バリア膜１９とにより覆われるため、外部から侵入する水素による容量絶縁膜１５の水素還元を防ぐことができ、特性劣化を低減することができる。
【００３１】
続いて、図１（ｄ）に示すように、半導体基板１の全面に、例えば酸化シリコンからなり、膜厚が９００ｎｍ〜１５００ｎｍ程度の第４の層間絶縁層２０を堆積し、ＣＭＰ法によって平坦化させる。次に、周辺回路領域Ｂの第４の層間絶縁膜２０、及び第２の層間絶縁膜１１の膜中に、第１のコンタクトプラグ９Ｂに到達し、第１のコンタクトプラグ９Ｂの上面と接続する第２のコンタクトプラグ２１を形成する。ここで、第２のコンタクトプラグ２１は、上述した第１のコンタクトプラグ９と同様の工程により形成することができる。ただし、第２のコンタクトプラグ２１における第２のバリアメタル膜７’は、スパッタ法、ＴｉＣｌ4 を用いた無機ＣＶＤ法、又はＴＤＭＡＴを用いた有機金属ＣＶＤ法により形成される。さらにその後、第２のコンタクトプラグ２１に接続する配線層２２を形成する。
【００３２】
以上のように、本実施形態によれば、第１のコンタクトプラグ９の上に第２の層間絶縁膜１１を形成する直前に、第２の層間絶縁膜１１の成膜温度付近若しくはそれ以上の温度で熱処理を施すため、コンタクトプラグ形成工程における洗浄又は各工程間における大気中への放置により第１のバリアメタル膜７が吸湿した水分を除去することができる。さらに、第１のタングステン膜８に残留するタングステン膜形成時の成膜ガスの成分をも効果的に除去することができる。従って、第２の層間絶縁膜１１を形成する際に、第１のコンタクトプラグ９中に存在する水分やガスに起因するボイドの発生を抑制することができる。
【００３３】
ここで、図２に、層間絶縁膜の形成前に行なう熱処理工程の有無によるコンタクトプラグからの脱ガス量を比較した図を示す。なお、図２は、試料片に徐々に温度をかけて、その温度において検出した脱ガス量をプロットした図である。図２（ａ）はＨＦ+ の脱ガス量を示し、図２（ｂ）はＦ+ の脱ガス量を示し、図２（ｃ）はＨ2 Ｏの脱ガス量を示す。但し、図２（ｃ）において、従来例１と従来例２とはグラフがほぼ重なっている。
【００３４】
尚、各図において、実施例とは本実施形態のような熱処理工程を伴う場合の一例を示す。また、従来例１とはバリアメタル膜をスパッタ法で形成し且つ熱処理を施さなかった場合を示し、従来例２とはバリアメタル膜を有機ＣＶＤ法で形成し且つ熱処理を施さなかった場合を示している。
【００３５】
また、図２に示しているのは、Ｎ2 雰囲気中において、約６５０℃で約２分間の熱処理を行った場合の結果である。
【００３６】
図２（ａ）〜（ｃ）の各図に示すように、コンタクトプラグからは、水分（Ｈ2 Ｏ）、Ｆ+ ガス、及びＨＦ+ ガスが脱ガスしていることがわかった。図２（ａ）〜（ｃ）からわかるように、本発明の熱処理を行なうことにより、コンタクトプラグからの脱ガス量が熱処理を行なわない従来例と比較し、大幅に減少している。特に、図２（ｃ）に示すように、例えば層間絶縁膜の堆積温度（４５０℃）よりも高い温度で熱処理を行なうと、Ｈ2 Ｏガスの脱ガス量が更に減少していることがわかる。従って、コンタクトプラグ上に層間絶縁膜を形成する直前に、熱処理をすることによって、層間絶縁膜の堆積時や焼結時に、コンタクトプラグから発生するガスが減少し、層間絶縁膜中へのボイド形成を抑制することができる。これにより、層間絶縁膜中において酸素拡散のパスとなるボイドが減少し、周辺回路領域Ｂのコンタクトプラグの酸化を防止することができると共に、スタックト構造のコンタクトプラグの安定化を図ることができる。さらに、半導体装置の歩留まりを向上させることができる。
【００３７】
次に、図３に、各種の成膜方法で形成したバリアメタル膜の吸湿性を比較したグラフを示す。図３に示すように、本実施形態によれば、スタックト構造のコンタクトプラグの下方のプラグのバリアメタル膜の形成に、ＴｉＣｌ4 による無機ＣＶＤ法を用いることにより、従来のＴＤＭＡＴによる有機金属ＣＶＤ法よりも、バリアメタル膜の吸湿性を最大３５％低減することができる。さらに、バリアメタル膜の形成にスパッタ法を用いることにより、ＴｉＣｌ4 による無機ＣＶＤ法よりもさらにバリアメタル膜の吸湿性を低減することができ、従来のＴＤＭＡＴによる有機金属ＣＶＤ法よりも最大５０％低減することができる。つまり、バリアメタル膜（コンタクトプラグ）に含まれる水分量が低減できるため、層間絶縁膜の堆積時や焼結時に発生する脱ガス量が減少し、層間絶縁膜中へのボイド形成をより低減することができる。
【００３８】
尚、本実施形態において、層間絶縁膜の堆積前に実施する熱処理工程は、絶縁膜堆積装置と異なる別の熱処理専用装置にて行なっても良いし、絶縁膜堆積装置内にて行なっても構わない。
【００３９】
本発明の熱処理を絶縁膜堆積装置とは異なる他の熱処理専用装置内にて行なう場合、該熱処理の温度を層間絶縁膜の堆積温度より高い温度に設定することができる。このため、コンタクトプラグに残留するガスを効率よく、効果的に除去することができると共に、層間絶縁膜中へのボイド形成をより低減させることができる。
【００４０】
一方、絶縁膜堆積装置内にて本発明の熱処理を行なう場合、該熱処理の温度が層間絶縁膜の堆積温度と同一温度となるが、図２の脱ガス量のグラフからも明らかなように、絶縁膜の成膜温度付近よりＨＦ+ の脱ガス量が減少し始めている温度であり、また、熱処理と絶縁膜の堆積が連続して行なえるため、熱処理したバリアメタル膜を大気中に放置することがなく、大気暴露による再吸湿がない。従って、再吸湿による脱ガス効果の減少を防ぐことができる。
【００４１】
ただし、絶縁膜堆積装置内で該熱処理を行なう場合は、装置内のガス雰囲気を制御する必要がある。図４は、絶縁膜堆積装置内における成膜ステップを示す。図４（ａ）に示すように、従来は、装置内に絶縁膜用の成膜ガスを封入して成膜を開始するステップ（Ｃ）の前に、半導体基板を所定の温度となるまで昇温し、且つ装置内の雰囲気を安定化するステップ（Ｂ）があった。このステップ（Ｂ）における装置内は、成膜ステップ（Ｃ）にて成膜ガスとの反応ガスとして酸素ガスが必要なため、酸素雰囲気に保たれている。
【００４２】
一方、図４（ｂ）に示すように、本実施形態においては、従来と比較し、ステップ（Ｂ）の前に、コンタクトプラグの酸化を防止するための脱ガスを行なう熱処理ステップ（Ａ）を新たに設けていることが最大の特徴である。さらに、この熱処理ステップ（Ａ）は、ステップ（Ｂ）と異なり、酸素を含まない、例えばヘリウム雰囲気において行なうことが特徴である。これにより、ここでの熱処理は酸素を含まない雰囲気中で行なうため、この熱処理によってコンタクトプラグが酸化されることがない。従って、コンタクトプラグの酸化をより効果的に防止することができると共に、コンタクトプラグの安定化を図ることができる。ここで、ステップ（Ａ）に要する時間Ｒｔは、ステップ（Ｂ）に要する時間ｔよりも短くても長くてもよく、ステップ（Ａ）を備えていない従来よりも、脱ガス量の減少という効果を得ることができる。また、時間Ｒｔは、時間ｔの半分以上の時間に設定するとより効果的である。
【００４３】
尚、本実施形態では、容量素子部を形成する前に、ビット線を容量素子部の下方に設ける構成について説明したが、本発明はこれに限られるものではない。例えば、第１のプラグ形成後に、第１の絶縁膜上に容量素子を形成し、容量素子部の上方にビット線を設けるような場合でもよい。このような場合にも、上述した実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００４４】
本発明に係る半導体装置の製造方法は、プラグを複数段連結してなるスタックト構造を有する半導体装置に有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す工程断面図
【図２】本発明に係る熱処理工程の有無に対する脱ガス量を示す図
【図３】バリアメタル膜の各種形成方法に対する吸湿性を示す図
【図４】本発明の実施形態に係る半導体装置の製造方法における成膜ステップ図
【図５】従来の半導体装置の要部断面図
【符号の説明】
【００４６】
１ 半導体基板
２ 素子分離領域
３ ゲート電極
４ 不純物拡散層
５ 第１の層間絶縁膜
６ 第１のコンタクトホール
７ 第１のバリアメタル膜
８ 第１のタングステン膜
９ 第１のコンタクトプラグ
１０ ビット線
１１ 第２の層間絶縁膜
１２ 下部水素バリア膜
１３ ストレージコンタクト
１４ 下部電極
１５ 容量絶縁膜
１６ 上部電極
１７ 容量素子部
１８ 第３の層間絶縁膜
１９ 上部水素バリア膜
２０ 容量素子部
２１ 第２のコンタクトプラグ
２２ 配線層
【技術分野】
【０００１】
本発明は、プラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、種々の素子が混載された半導体装置において、微細化や高集積化が求められている。このような中、コンタクトホールのアスペクト比増大により、２段以上のプラグからなるスタックト構造のコンタクトプラグが採用されている。
【０００３】
以下に、従来のスタックト構造のコンタクトホール部を備えた半導体装置の製造方法について説明する（例えば、特許文献１を参照）。図５は、従来の半導体装置の要部断面図である。
【０００４】
まず、図５に示すように、半導体基板１１１の全面に、第１の層間絶縁膜１１５を形成し、第１の層間絶縁膜１１５に、不純物拡散領域１１３に到達する第１のコンタクトホール１１６を形成する。次に、第１のコンタクトホール１１６の中に、ＴｉＣｌ4 用いた無機ＣＶＤ法により第１のバリアメタル膜１１７を形成し、続いてＷＦ6 を用いたＣＶＤ（Chemical Vapor Deposition ）法により第１のタングステン膜１１８を形成する。この後、第１のコンタクトホール１１６からはみ出した第１のバリアメタル膜１１７及び第１のタングステン膜１１８をＣＭＰ（Chemical Mechanical Polishing ）法により除去し、第１のタングステンプラグ１１９を形成する。
【０００５】
次に、第１のタングステンプラグ１１９上に、第２の層間絶縁膜１２０を形成した後、第１の層間絶縁膜１１５と第２の層間絶縁膜１２０とを貫通するストレージノードコンタクト１２１を形成する。ストレージノードコンタクト１２１は、下部電極としても機能する。続いて、容量絶縁膜１２３及び上部電極１２４を順次形成し、容量素子１２５を構成する。
【０００６】
次に、容量素子１２５を覆う第３の層間絶縁膜１２６を形成し、第１のタングステンプラグ１１９に到達する第２のコンタクトホール１２７を形成する。第２のコンタクトホール１２７の中に、有機金属ＣＶＤ法により第２のバリアメタル膜１２８を形成し、続いてＷＦ6 を用いたＣＶＤ法により第２のタングステン膜１２９を形成する。この後、第２のコンタクトホール１２７からはみ出した第２のバリアメタル膜１２７及び第２のタングステン膜１２８をＣＭＰ法により除去し、第２のタングステンプラグ１３０を形成する。その後、第２のタングステンプラグ１３０上に、配線層１３１を形成する。これにより、スタックト構造のコンタクトプラグ２００が形成される。
【０００７】
ここで、容量素子１２５の形成工程では、容量絶縁膜１２３に生じているダメージの回復又は容量絶縁膜１２３の結晶化を目的とし、８００℃以上の酸素雰囲気中において熱処理を行なっている。そのため、第１のタングステンプラグ１１９には、耐熱性を確保するために、無機ＣＶＤ法により形成した第１のバリアメタル１１７を用いている。
【特許文献１】特開２００２−２０３８１２号公報（第３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の半導体装置では、第１のタングステン膜１１８の形成時の成膜ガスであるＷＦ6 のフッ素が第１のタングステン膜１１８の中や表面に分子として残留することがある。また、成膜方法にＣＶＤ法を用いることにより、第１のバリアメタル膜１１７が水分を吸収（吸湿）することもある。この結果、第２の層間絶縁膜１２０の堆積時や焼結時に、これらの分子が反応してタングステンプラグ中にＨＦガスが発生していた。そのため、ＨＦガスの発生により、第２の層間絶縁膜１２０中にボイドが形成されるという問題があった。このように形成されたボイドは、容量素子に対する酸素雰囲気中での高温熱処理工程において酸素の拡散パスとなるため、タングステンプラグが酸化してしまい、スタックト構造のプラグにおけるコンタクト抵抗が高抵抗化するという課題があった。
【０００９】
上記課題に鑑みて、本発明は、スタックト構造のコンタクトプラグにおける下方のプラグ形成後に、該プラグ中に発生して残留するガスを除去することにより、コンタクト抵抗の低抵抗化及び安定化を図り、高性能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜中に、バリアメタル膜とタングステン膜とからなる複数のプラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法において、半導体基板上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜中に、バリアメタル膜及びタングステン膜からなる第１のプラグを形成する工程（ｂ）と、第１のプラグの上方に、下部電極、容量絶縁膜及び上部電極からなる容量素子を形成する工程（ｃ）と、第１の絶縁膜及び第１のプラグ上に、第２の絶縁膜を形成する工程（ｄ）と、第２の絶縁膜中に、バリアメタル膜とタングステン膜とからなり且つ第１のプラグと接続する第２のプラグを形成する工程（ｅ）と、工程（ｃ）の後、容量素子に対して酸素雰囲気中で熱処理する工程（ｆ）と、工程（ｂ）と工程（ｄ）との間に、半導体基板に対して熱処理をする工程（ｇ）とを備えることに特徴を有する。
【００１１】
このように、第１のプラグを形成後で且つ第２の絶縁膜の形成前に、熱処理を行なうことにより、第１のプラグ中に残留している水素、フッ素等のガスを取り除くことができる。したがって、第１のプラグ中の残留ガスに起因して絶縁膜中でのボイド形成を抑制することができ、それにより、容量素子に対する酸素雰囲気中の熱処理工程における第１のプラグの酸化を防止することができる。つまり、スタックト構造のプラグにおけるコンタクト抵抗の低抵抗化及び安定化を実現することができる。
【００１２】
尚、工程（ｃ）は、工程（ｄ）の後に行ない、容量素子は第２の絶縁膜上に形成することが好ましい。
【００１３】
また、工程（ｃ）は、工程（ｂ）の後に行なうと共に、第１の絶縁膜上に容量素子を形成する工程を含み、工程（ｄ）は、工程（ｃ）の後に行なうと共に、容量素子を覆うように、第１の絶縁膜及び第１のプラグ上に、第２の絶縁膜を形成することも好ましい。
【００１４】
また、上述の半導体装置の製造方法において、第１のプラグの形成後で且つ第２の絶縁膜の形成前に行なう熱処理工程（工程（ｇ））は、第２の絶縁膜の成膜温度より高く且つ６７０℃以下で行なうことが好ましい。
【００１５】
このように、第２の絶縁膜の形成以前に、第２の絶縁膜の成膜温度より高い温度で熱処理を行なうことにより、第２の絶縁膜の形成時には、既に該第２の絶縁膜の成膜温度において発生するガスが効率よく除去されている。そのため、第２の絶縁膜の形成時や焼結時に、第１のプラグ中の残留ガスによるボイドの形成を防止することができる。
【００１６】
また、上述の熱処理工程は、酸素を含まない雰囲気中で行なわれることが好ましい。さらに、該熱処理工程は、アルゴン、ヘリウム及び窒素のうち少なくともいずれか１つを含むガス雰囲気中で行なわれることが好ましい。このように、第１のプラグ形成後に、酸素を含まない雰囲気中で熱処理を行なうため、該熱処理による第１のプラグの酸化をより抑制することができる。したがって、プラグの酸化によるコンタクト抵抗の上昇を防止することができる。
【００１７】
また、上述の半導体装置の製造方法において、第１のプラグにおけるバリアメタル膜は、スパッタ法により形成することが好ましい。このようにして形成されたバリアメタル膜は、ＣＶＤ法で形成したバリアメタル膜よりも吸湿性が低いため、第１のプラグ中から発生する水素ガスの量が減少する。それにより、第１の絶縁膜中に発生するボイドの起因と考えられる、該水素及びＷＣＶＤ時（タングステン膜をＣＶＤにより形成する時）の残留フッ素の反応によるＨＦガスの量を減少することができる。したがって、ＨＦガス量が少ないことから、絶縁膜中へのボイド発生を低減することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、スタックト構造のコンタクトプラグにおける下方のプラグ形成後に、プラグに残留するガスを除去することにより、プラグの酸化を抑制し、コンタクト抵抗の低抵抗化及び安定化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る実施形態について、図面を参照しながら説明する。図１（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図であり、メモリセル領域Ａとその周辺回路領域Ｂとを示している。
【００２０】
まず、図１（ａ）に示すように、半導体基板１において素子分離領域（ＳＴＩ：Shallow Trench Insulating）２で区画されたメモリセル領域Ａに、ワード線（図示せず）と接続するゲート電極３を形成し、続いて半導体基板１におけるゲート電極３の両側方領域に不純物拡散層４を形成する。ゲート電極３と半導体基板１の間にはゲート層間絶縁膜３Ａが形成されている。
【００２１】
次に、ゲート電極３を含む半導体基板１の全面に、ＣＶＤ法により、例えば酸化シリコンからなり且つ膜厚が３００ｎｍ〜６００ｎｍ程度の第１の層間絶縁膜５を形成する。続いて、リソグラフィ法とドライエッチング法により、第１の層間絶縁膜５に、不純物拡散層４に到達する第１のコンタクトホール６を形成する。次に、第１のコンタクトホール６を含む半導体基板１の全面に、スパッタ法又はＴｉＣｌ4 を用いる無機ＣＶＤ法により、Ｔｉ膜とＴｉＮ膜とを下から順に形成し、第１のバリアメタル膜７を形成する。ここで、第１のバリアメタル膜７の膜厚は、１５ｎｍ〜６０ｎｍ程度である。続いて、ＷＦ6 を用いたブランケットＣＶＤ法により、第１のタングステン膜８を第１のコンタクトホール６に充填する。次に、ＣＭＰ法により、第１のコンタクトホール６からはみ出し、第１の層間絶縁層５の上に露出している第１のバリアメタル膜７と第１のタングステン膜８とを除去し、第１のコンタクトプラグ９を形成する。ここで、図１（ａ）に示すように、メモリセル領域Ａにおいて後述するビット線と接続する第１のコンタクトプラグ９Ａと、周辺回路領域Ｂにおいてスタックト構造のコンタクトプラグの下方プラグとなる第１のコンタクトプラグ９Ｂとを同時に形成している。
【００２２】
続いて、図１（ｂ）に示すように、第１の層間絶縁膜５及び第１のコンタクトプラグ９の上に、スパッタ法により、Ｔｉ膜、ＴｉＮ膜及びＷ膜を下から順に堆積し、リソグラフィ法及びドライエッチング法により、メモリセル領域Ａの第１のコンタクトプラグ９Ａに接続するビット配線１０を形成する。
【００２３】
次に、Ａｒ、Ｈｅ又はＮ2等の不活性ガス雰囲気中にて、４５０〜６７０℃の温度で熱処理を行なう。ここでの熱処理は酸素を含まない雰囲気中で行なうため、この熱処理によって第１のコンタクトプラグ９が酸化されることはない。また、この熱処理によって、図１（ｂ）に示すように、周辺回路領域Ｂの第１のコンタクトプラグ９Ｂの上面には、タングステン化合物からなるキャップメタル膜Ｘが形成される。
【００２４】
次に、図１（ｃ）に示すように、第１の層間絶縁膜５上に、ビット線１０を覆うように第２の層間絶縁膜１１を形成する。例えば、第２の層間絶縁膜１１の堆積温度は、４５０℃程度である。第２の層間絶縁膜１１は、例えば酸化シリコンからなり、且つ膜厚が５００ｎｍ〜８００ｎｍ程度である。その後、ＣＭＰ法により、第２の層間絶縁膜１１の表面を平坦化し、第２の層間絶縁膜１１上に、例えば窒化シリコンからなり、且つ膜厚が１００ｎｍ〜２００ｎｍ程度の絶縁性の下部水素バリア膜１２を形成する。なお、下部水素バリア膜１２は、窒化シリコンのほかに、ＴｉＡｌＯでもよい。
【００２５】
次に、第１の層間絶縁膜５、第２の層間絶縁膜１１及び下部水素バリア膜１２を貫通し、他の不純物拡散層４に接続するストレージノードコンタクト１３を形成する。ここで、ストレージノードコンタクト１３は、上述した第１のコンタクトプラグ９と同様の工程により形成することができる。ただし、第１のバリアメタル膜７は、スパッタ法、ＴｉＣｌ4 を用いた無機ＣＶＤ法又はＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ3）2］4 、テトラジメチルアミノチタン）を用いた有機金属ＣＶＤ法により形成される。
【００２６】
次に、ストレージノードコンタクト１３に接続する下部電極１４、強誘電体又は高誘電体からなる容量絶縁膜１５及び上部電極１６をパターニングして形成する。これにより、下部電極１４、容量絶縁膜１５及び上部電極１６からなる容量素子部１７が形成される。
【００２７】
ここで、下部電極１４は、導電性水素バリア膜、導電性酸素バリア膜及び導電膜よりなる積層構造を有する。導電性酸素バリア膜は、例えば、Ｉｒ、ＩｒＯ2及びＴａＮのうち少なくともひとつからなる。また、導電性水素バリア膜は、例えば、ＴｉＡｌＮ膜、ＴｉＮ膜のうち少なくともひとつからなる。導電膜は、Ｐｔ、Ｉｒ等の貴金属からなり、上部電極１６は、例えばＰｔからなる。また、容量絶縁膜１５は、一般式ＳｒＢｉ2(ＴａxＮｂ1-x）2Ｏ9、Ｐｂ(ＺｒxＴｉ1-x）Ｏ3、（ＢａxＳｒ1-x)ＴｉＯ3、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（但し、いずれもｘは０≦ｘ≦１である。）又はＴａ2Ｏ5からなる。
【００２８】
次に、容量素子部１７を覆う第３の層間絶縁層１８を形成し、この後、メモリセル領域Ａの端において、第３の層間絶縁膜１８を下部水素バリア膜１２の下方までパターニングする。これにより、後述する上部水素バリア膜１９と下部水素バリア膜１２とを接合することができ、メモリセル領域Ａの容量素子部へ侵入しようとする水素へのバリア性を向上することができる。
【００２９】
次に、図１（ｄ）に示すように、上述した第３の層間絶縁膜１８に対するパターニングによって、容量絶縁膜１５の結晶化のため、８００℃以上の高温で且つ酸素雰囲気において、熱処理を行なう。また、この熱処理により、容量素子部１７が受けたダメージを回復させる。
【００３０】
続いて、第３の層間絶縁膜１８上に、例えばＴｉＡｌＯからなる絶縁性の上部水素バリア膜１９を形成する。これにより、メモリセル領域Ａにおける容量素子部１７は、下部水素バリア膜１２と上部水素バリア膜１９とにより覆われるため、外部から侵入する水素による容量絶縁膜１５の水素還元を防ぐことができ、特性劣化を低減することができる。
【００３１】
続いて、図１（ｄ）に示すように、半導体基板１の全面に、例えば酸化シリコンからなり、膜厚が９００ｎｍ〜１５００ｎｍ程度の第４の層間絶縁層２０を堆積し、ＣＭＰ法によって平坦化させる。次に、周辺回路領域Ｂの第４の層間絶縁膜２０、及び第２の層間絶縁膜１１の膜中に、第１のコンタクトプラグ９Ｂに到達し、第１のコンタクトプラグ９Ｂの上面と接続する第２のコンタクトプラグ２１を形成する。ここで、第２のコンタクトプラグ２１は、上述した第１のコンタクトプラグ９と同様の工程により形成することができる。ただし、第２のコンタクトプラグ２１における第２のバリアメタル膜７’は、スパッタ法、ＴｉＣｌ4 を用いた無機ＣＶＤ法、又はＴＤＭＡＴを用いた有機金属ＣＶＤ法により形成される。さらにその後、第２のコンタクトプラグ２１に接続する配線層２２を形成する。
【００３２】
以上のように、本実施形態によれば、第１のコンタクトプラグ９の上に第２の層間絶縁膜１１を形成する直前に、第２の層間絶縁膜１１の成膜温度付近若しくはそれ以上の温度で熱処理を施すため、コンタクトプラグ形成工程における洗浄又は各工程間における大気中への放置により第１のバリアメタル膜７が吸湿した水分を除去することができる。さらに、第１のタングステン膜８に残留するタングステン膜形成時の成膜ガスの成分をも効果的に除去することができる。従って、第２の層間絶縁膜１１を形成する際に、第１のコンタクトプラグ９中に存在する水分やガスに起因するボイドの発生を抑制することができる。
【００３３】
ここで、図２に、層間絶縁膜の形成前に行なう熱処理工程の有無によるコンタクトプラグからの脱ガス量を比較した図を示す。なお、図２は、試料片に徐々に温度をかけて、その温度において検出した脱ガス量をプロットした図である。図２（ａ）はＨＦ+ の脱ガス量を示し、図２（ｂ）はＦ+ の脱ガス量を示し、図２（ｃ）はＨ2 Ｏの脱ガス量を示す。但し、図２（ｃ）において、従来例１と従来例２とはグラフがほぼ重なっている。
【００３４】
尚、各図において、実施例とは本実施形態のような熱処理工程を伴う場合の一例を示す。また、従来例１とはバリアメタル膜をスパッタ法で形成し且つ熱処理を施さなかった場合を示し、従来例２とはバリアメタル膜を有機ＣＶＤ法で形成し且つ熱処理を施さなかった場合を示している。
【００３５】
また、図２に示しているのは、Ｎ2 雰囲気中において、約６５０℃で約２分間の熱処理を行った場合の結果である。
【００３６】
図２（ａ）〜（ｃ）の各図に示すように、コンタクトプラグからは、水分（Ｈ2 Ｏ）、Ｆ+ ガス、及びＨＦ+ ガスが脱ガスしていることがわかった。図２（ａ）〜（ｃ）からわかるように、本発明の熱処理を行なうことにより、コンタクトプラグからの脱ガス量が熱処理を行なわない従来例と比較し、大幅に減少している。特に、図２（ｃ）に示すように、例えば層間絶縁膜の堆積温度（４５０℃）よりも高い温度で熱処理を行なうと、Ｈ2 Ｏガスの脱ガス量が更に減少していることがわかる。従って、コンタクトプラグ上に層間絶縁膜を形成する直前に、熱処理をすることによって、層間絶縁膜の堆積時や焼結時に、コンタクトプラグから発生するガスが減少し、層間絶縁膜中へのボイド形成を抑制することができる。これにより、層間絶縁膜中において酸素拡散のパスとなるボイドが減少し、周辺回路領域Ｂのコンタクトプラグの酸化を防止することができると共に、スタックト構造のコンタクトプラグの安定化を図ることができる。さらに、半導体装置の歩留まりを向上させることができる。
【００３７】
次に、図３に、各種の成膜方法で形成したバリアメタル膜の吸湿性を比較したグラフを示す。図３に示すように、本実施形態によれば、スタックト構造のコンタクトプラグの下方のプラグのバリアメタル膜の形成に、ＴｉＣｌ4 による無機ＣＶＤ法を用いることにより、従来のＴＤＭＡＴによる有機金属ＣＶＤ法よりも、バリアメタル膜の吸湿性を最大３５％低減することができる。さらに、バリアメタル膜の形成にスパッタ法を用いることにより、ＴｉＣｌ4 による無機ＣＶＤ法よりもさらにバリアメタル膜の吸湿性を低減することができ、従来のＴＤＭＡＴによる有機金属ＣＶＤ法よりも最大５０％低減することができる。つまり、バリアメタル膜（コンタクトプラグ）に含まれる水分量が低減できるため、層間絶縁膜の堆積時や焼結時に発生する脱ガス量が減少し、層間絶縁膜中へのボイド形成をより低減することができる。
【００３８】
尚、本実施形態において、層間絶縁膜の堆積前に実施する熱処理工程は、絶縁膜堆積装置と異なる別の熱処理専用装置にて行なっても良いし、絶縁膜堆積装置内にて行なっても構わない。
【００３９】
本発明の熱処理を絶縁膜堆積装置とは異なる他の熱処理専用装置内にて行なう場合、該熱処理の温度を層間絶縁膜の堆積温度より高い温度に設定することができる。このため、コンタクトプラグに残留するガスを効率よく、効果的に除去することができると共に、層間絶縁膜中へのボイド形成をより低減させることができる。
【００４０】
一方、絶縁膜堆積装置内にて本発明の熱処理を行なう場合、該熱処理の温度が層間絶縁膜の堆積温度と同一温度となるが、図２の脱ガス量のグラフからも明らかなように、絶縁膜の成膜温度付近よりＨＦ+ の脱ガス量が減少し始めている温度であり、また、熱処理と絶縁膜の堆積が連続して行なえるため、熱処理したバリアメタル膜を大気中に放置することがなく、大気暴露による再吸湿がない。従って、再吸湿による脱ガス効果の減少を防ぐことができる。
【００４１】
ただし、絶縁膜堆積装置内で該熱処理を行なう場合は、装置内のガス雰囲気を制御する必要がある。図４は、絶縁膜堆積装置内における成膜ステップを示す。図４（ａ）に示すように、従来は、装置内に絶縁膜用の成膜ガスを封入して成膜を開始するステップ（Ｃ）の前に、半導体基板を所定の温度となるまで昇温し、且つ装置内の雰囲気を安定化するステップ（Ｂ）があった。このステップ（Ｂ）における装置内は、成膜ステップ（Ｃ）にて成膜ガスとの反応ガスとして酸素ガスが必要なため、酸素雰囲気に保たれている。
【００４２】
一方、図４（ｂ）に示すように、本実施形態においては、従来と比較し、ステップ（Ｂ）の前に、コンタクトプラグの酸化を防止するための脱ガスを行なう熱処理ステップ（Ａ）を新たに設けていることが最大の特徴である。さらに、この熱処理ステップ（Ａ）は、ステップ（Ｂ）と異なり、酸素を含まない、例えばヘリウム雰囲気において行なうことが特徴である。これにより、ここでの熱処理は酸素を含まない雰囲気中で行なうため、この熱処理によってコンタクトプラグが酸化されることがない。従って、コンタクトプラグの酸化をより効果的に防止することができると共に、コンタクトプラグの安定化を図ることができる。ここで、ステップ（Ａ）に要する時間Ｒｔは、ステップ（Ｂ）に要する時間ｔよりも短くても長くてもよく、ステップ（Ａ）を備えていない従来よりも、脱ガス量の減少という効果を得ることができる。また、時間Ｒｔは、時間ｔの半分以上の時間に設定するとより効果的である。
【００４３】
尚、本実施形態では、容量素子部を形成する前に、ビット線を容量素子部の下方に設ける構成について説明したが、本発明はこれに限られるものではない。例えば、第１のプラグ形成後に、第１の絶縁膜上に容量素子を形成し、容量素子部の上方にビット線を設けるような場合でもよい。このような場合にも、上述した実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００４４】
本発明に係る半導体装置の製造方法は、プラグを複数段連結してなるスタックト構造を有する半導体装置に有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す工程断面図
【図２】本発明に係る熱処理工程の有無に対する脱ガス量を示す図
【図３】バリアメタル膜の各種形成方法に対する吸湿性を示す図
【図４】本発明の実施形態に係る半導体装置の製造方法における成膜ステップ図
【図５】従来の半導体装置の要部断面図
【符号の説明】
【００４６】
１ 半導体基板
２ 素子分離領域
３ ゲート電極
４ 不純物拡散層
５ 第１の層間絶縁膜
６ 第１のコンタクトホール
７ 第１のバリアメタル膜
８ 第１のタングステン膜
９ 第１のコンタクトプラグ
１０ ビット線
１１ 第２の層間絶縁膜
１２ 下部水素バリア膜
１３ ストレージコンタクト
１４ 下部電極
１５ 容量絶縁膜
１６ 上部電極
１７ 容量素子部
１８ 第３の層間絶縁膜
１９ 上部水素バリア膜
２０ 容量素子部
２１ 第２のコンタクトプラグ
２２ 配線層
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁膜中に、バリアメタル膜とタングステン膜とからなる複数のプラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法において、
前記半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜中に、前記バリアメタル膜及び前記タングステン膜からなる第１のプラグを形成する工程（ｂ）と、
前記第１のプラグの上方に、下部電極、容量絶縁膜及び上部電極からなる容量素子を形成する工程（ｃ）と、
前記第１の絶縁膜及び前記第１のプラグ上に、第２の絶縁膜を形成する工程（ｄ）と、
前記第２の絶縁膜中に、前記バリアメタル膜と前記タングステン膜とからなり且つ前記第１のプラグと接続する第２のプラグを形成する工程（ｅ）と、
前記工程（ｃ）の後、前記容量素子に対して酸素雰囲気中で熱処理する工程（ｆ）と、
前記工程（ｂ）と前記工程（ｄ）との間に、前記半導体基板に対して熱処理をする工程（ｇ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｃ）は、前記工程（ｄ）の後に行ない、
前記容量素子は、前記第２の絶縁膜上に形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１において、
前記工程（ｃ）は、前記工程（ｂ）の後に行なうと共に、前記第１の絶縁膜上に前記容量素子を形成する工程を含み、
前記工程（ｄ）は、前記工程（ｃ）の後に行なうと共に、前記容量素子を覆うように、前記第１の絶縁膜及び前記第１のプラグ上に、前記第２の絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１つにおいて、
前記工程（ｇ）は、前記工程（ｄ）における前記第２の絶縁膜の成膜温度よりも高く且つ６７０℃以下の温度で熱処理を行なうことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１又は４において、
前記工程（ｇ）は、酸素を含まない雰囲気中で行なうことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５において、
前記工程（ｇ）は、アルゴン、ヘリウム及び窒素のうち少なくともいずれか１つを含むガス雰囲気中で行なうことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１において、
前記第１のプラグにおける前記バリアメタル膜は、スパッタ法により形成することを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に形成された絶縁膜中に、バリアメタル膜とタングステン膜とからなる複数のプラグを複数段連結してなるスタックト構造のプラグを有する半導体装置の製造方法において、
前記半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜中に、前記バリアメタル膜及び前記タングステン膜からなる第１のプラグを形成する工程（ｂ）と、
前記第１のプラグの上方に、下部電極、容量絶縁膜及び上部電極からなる容量素子を形成する工程（ｃ）と、
前記第１の絶縁膜及び前記第１のプラグ上に、第２の絶縁膜を形成する工程（ｄ）と、
前記第２の絶縁膜中に、前記バリアメタル膜と前記タングステン膜とからなり且つ前記第１のプラグと接続する第２のプラグを形成する工程（ｅ）と、
前記工程（ｃ）の後、前記容量素子に対して酸素雰囲気中で熱処理する工程（ｆ）と、
前記工程（ｂ）と前記工程（ｄ）との間に、前記半導体基板に対して熱処理をする工程（ｇ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｃ）は、前記工程（ｄ）の後に行ない、
前記容量素子は、前記第２の絶縁膜上に形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１において、
前記工程（ｃ）は、前記工程（ｂ）の後に行なうと共に、前記第１の絶縁膜上に前記容量素子を形成する工程を含み、
前記工程（ｄ）は、前記工程（ｃ）の後に行なうと共に、前記容量素子を覆うように、前記第１の絶縁膜及び前記第１のプラグ上に、前記第２の絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１つにおいて、
前記工程（ｇ）は、前記工程（ｄ）における前記第２の絶縁膜の成膜温度よりも高く且つ６７０℃以下の温度で熱処理を行なうことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１又は４において、
前記工程（ｇ）は、酸素を含まない雰囲気中で行なうことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５において、
前記工程（ｇ）は、アルゴン、ヘリウム及び窒素のうち少なくともいずれか１つを含むガス雰囲気中で行なうことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１において、
前記第１のプラグにおける前記バリアメタル膜は、スパッタ法により形成することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−６７２８９（Ｐ２００７−６７２８９Ａ）
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願番号】特願２００５−２５３８０６（Ｐ２００５−２５３８０６）
【出願日】平成１７年９月１日（２００５．９．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願日】平成１７年９月１日（２００５．９．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]