【課題】ビットコンタクトと容量コンタクトとの接触を防止する。
【解決手段】拡散層領域１２１，１２２を有するトランジスタ１１１と、層間絶縁膜１５１に埋め込まれ、それぞれ拡散層領域１２１，１２２に接続されたセルコンタクト１３１，１４１と、層間絶縁膜１５２に埋め込まれ、セルコンタクト１３１に接続されたビットコンタクト１３２と、層間絶縁膜１５３に埋め込まれ、ビットコンタクトと接続されたビット線１３０と、層間絶縁膜１５２，１５３に埋め込まれ、セルコンタクト１４１と接続された容量コンタクト１４２とを備える。ビット線１３０の側面１３０ａは、ビット線１３０の延在方向に沿ったビットコンタクト１３２の側面１３２ａと一致している。これにより、ビットコンタクトと容量コンタクトが直接短絡することがなくなるため、容量コンタクトの形成マージンが拡大する。 （もっと読む）

【解決手段】半導体素子の製造方法および半導体素子。接続パッド（７）がＳＯＩ基板（１）の絶縁層（２）に配置される。接続パッドの上部に形成されるコンタクトホール開口部（９）は、その側壁及び接続パッド上に、上縁が頂部金属（１２）に接触する金属膜（１１）を備える。 （もっと読む）

【課題】ビット線が低抵抗でビット線間が低容量となるように、できるだけ配線を厚く形成できるようにすること。
【解決手段】第１コンタクト金属４が埋め込まれた第１層間膜８と、第１層間膜８上に形成されるとともに溝を有する第２層間膜１２と、溝に埋め込まれるとともに溝上で突出した金属配線２と、金属配線２上に形成されたハードマスク膜７と、第２層間膜１２上のハードマスク膜７及び金属配線２の側壁に形成されたサイドウォール３と、ハードマスク膜７及びサイドウォール３を含む第２層間膜１２上に形成された第３層間膜６と、第３層間膜６、第２層間膜１２、及び第１層間膜８に形成されるとともにサイドウォール３間にて第１コンタクト金属４に通ずる下穴と、下穴内に形成された第２コンタクト金属１と、を備える。 （もっと読む）

【課題】コンタクトホールの開口が容易であり、歩留まりが改善され、キャパシタ特性が向上した強誘電体メモリ等の半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜６を形成する工程と、層間絶縁膜６を貫通し半導体基板表面を露出する第１のホール及び第２のホールを形成する工程と、第１のホール及び第２のホールにそれぞれ導電膜を埋め込んで第１のプラグ１０及び第２のプラグ１０を形成する工程と、層間絶縁膜６上に第１のプラグ１０と接続し、順に積層された導電性バリア膜、下部電極、誘電体膜、及び上部電極を有するキャパシタＣを形成する工程と、キャパシタＣ、層間絶縁膜６、及び第２のプラグ１０を覆うように少なくとも１つのＡｌＯＮ層を有する水素バリア膜２０を形成する工程と、を備える。 （もっと読む）

【課題】微細ピッチで配列するに好ましい垂直配線構造を持つ半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、回路が形成された半導体基板と、前記半導体基板上に複数層積層された機能素子アレイと、前記機能素子アレイの信号線を前記半導体基板上の回路に接続するための垂直配線とを備え、前記垂直配線は、ストライプ状溝が形成されたあとの絶縁層の前記ストライプ状溝の長手方向に分散的に配置されたメタル層の積み重ね構造として構成されている。 （もっと読む）

【課題】メモリ・ロジック混載型の半導体装置の高性能化を可能にする技術を提供する。
【解決手段】半導体基板１と、半導体基板１上の絶縁層１９と、絶縁層１９内の複数のコンタクトプラグ１６，６６と、絶縁層３０と、絶縁層３０内に設けられた、キャパシタ８２、複数のコンタクトプラグ２５，７５、バリアメタル層２７，８７及び銅配線２９，８８とを備えている。半導体基板１の上面内のソース・ドレイン領域９は銅配線２９に電気的に接続されている。また、半導体基板１の上面内のソース・ドレイン領域５９の一方は銅配線８８に電気的に接続されている。そして、ソース・ドレイン領域５９の他方はキャパシタ８２に電気的に接続されている。 （もっと読む）

【課題】高温かつ長時間の熱工程を経ても、酸化されないコンタクトプラグを備えた半導体装置とその製造方法を提供する。
【解決手段】半導体基板上にトランジスタを形成し、前記トランジスタ及び前記半導体基板を覆う層間絶縁膜を形成し、前記層間絶縁膜にこれを貫通する、１つ以上のコンタクトホールを開口し、前記コンタクトホールの側面に、酸化性ガスが拡散するのを防ぐ、絶縁性の酸化性ガス拡散防止膜を成膜し、前記酸化性ガス拡散防止膜の内側に、前記トランジスタの端子とコンタクトするコンタクトプラグ本体を埋め込んで、前記層間絶縁膜から発生する酸化性ガスが前記酸化性ガス拡散防止膜によって前記コンタクトプラグ本体に拡散するのを防止可能な構成を作り、この後、前記層間絶縁膜の上方に、前記コンタクトプラグ本体の１つと電気的に導通する、強誘電体膜を含む強誘電体キャパシタを形成する。 （もっと読む）

【課題】レジストマスクを用いたフォトリソ工程を追加することなく、微細な容量コンタクトプラグ上部の面積を拡大させることが可能なＣＯＢ型ＤＲＡＭの製造方法を提供する。
【解決手段】製造方法は、層間膜８にコンタクトホールを形成後、コンタクトホールに第一の導電材料を埋め込みエッチバックして、第一のコンタクトプラグ１０を形成する工程、層間膜８をエッチングして第一のコンタクトプラグ１０上部を露出させる工程、及び、層間膜８及び第一のコンタクトプラグ１０上に第二の導電材料を成膜しエッチバックして、自己整合的に第一のコンタクトプラグ１０上部周囲に第二の導電材料１１を残すことで、プラグ１０上部を拡大した第二のコンタクトプラグを形成する工程、とを有する。 （もっと読む）

【課題】ダイシング時の応力やクラックがシールリング及びチップ領域に達して半導体装置の信頼性が低下するのを防ぐ。
【解決手段】半導体装置は、基板１１に形成された素子と、基板１１上に形成された絶縁膜１３〜１８と、絶縁膜１３〜１８中に、素子の形成された領域上を取り囲み且つ絶縁膜１３〜１８を貫通するように形成されたシールリング１０３と、絶縁膜１３〜１８中に素子から見てシールリング１０３よりも外側に形成され、応力吸収体７１〜７３を含む応力吸収壁８１ａと、素子から見て応力吸収壁８１ａよりも外側に位置する部分の絶縁膜１３〜１８に形成され、少なくとも１つの空隙４１を含む空隙領域１０５とを備える。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを改善することが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板２０の上方に第１層間絶縁膜３１を形成する工程と、第１層間絶縁膜３１の上に、下部電極４１ａ、強誘電体材料よりなるキャパシタ誘電体膜４２ａ、及び導電性酸化物よりなる上部電極４３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜５４を形成する工程と、上部電極４３ａの上の第２層間絶縁膜５４に、該上部電極４３ａが露出するホール５４ａを形成する工程と、ホール５４ａ内に、上部電極４３ａと接続された導電性窒化物よりなる単層のグルー膜５８をスパッタ法で形成する工程と、グルー膜５８をアニールする工程と、ホール５４ａ内のグルー膜５８上に導電性プラグ５９ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

半導体デバイス（１０）はチップ（１２）からなり、チップ（１２）は、活性領域（１６，３２，４２，５０）と、スクライブ領域（２４）と、周辺部とを有する。スクライブ領域は活性領域よりも周辺部の近傍にある。１つの実施形態では、チップは更に、スクライブ領域に形成されるクラック阻止構造（２６）を有し、クラック阻止構造は、チップの少なくとも１つのコーナーに位置する、または少なくとも１つのコーナーの近傍に位置する共通中心の周りに同心円状に縁取り形成される曲線−直線形状及び多角形状のうちの１つの形状をなす。
（もっと読む）

【課題】合わせマークのサイズが大きい場合でもその異常酸化を防止できるようにした半導体装置の製造方法及び合わせマークの形成方法、半導体装置を提供する。
【解決手段】基板１から第３層間絶縁層９の上面に至るプラグ電極を第１プラグ電極５と第２プラグ電極１３とに分け、第１プラグ電極５と第２プラグ電極１３とを繋ぐと共に、第１層間絶縁層３をエッチングストッパ層として使用し、第１層間絶縁層３上に合わせマーク１５を形成する。開口部Ｈを浅く形成することができるので、開口部Ｈ内をＷ層１１で埋め込むことが容易となり、合わせマーク１５を覆う酸化バリア層１７の段差被覆性を向上させることができる。 （もっと読む）

【課題】コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法を提供する。
【解決手段】本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。このとき、蒸着方向は主表面と主表面に対する法線との間に位置する。それと共に、このコンタクト構造体の形成方法を用いた半導体素子の製造方法も提供される。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性半導体記憶装置において、製造時にメモリセルを紫外線から保護する紫外線遮光膜を安定して形成できるようにする。
【解決手段】半導体基板１の上部にＸ方向に延びるビット線拡散層９と、半導体基板１の上にＹ方向に延びると共に電荷トラップ膜４及びゲート電極５からなるゲート構造体とを有する不揮発性半導体記憶装置に、ビット線拡散層３と接続される第１のコンタクト９が形成された第１の層間絶縁膜８と、該第１の層間絶縁膜８の上に形成された紫外線遮光膜１０及び第２の層間絶縁膜１１を貫通して下端部が第１のコンタクト９と接し且つ上端部が金属配線１３と接続される第２のコンタクト１２とを設ける構成とする。 （もっと読む）

【課題】シリサイド層上に抵抗値の上昇が抑制されたコンタクトを備え、高い信頼性を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０内に形成された活性領域５０と、活性領域５０の上面に形成されたシリサイド層４５と、半導体基板１０およびシリサイド層４５の上に形成された第１の層間絶縁膜１５と、シリサイド層４５上に形成され、第１の層間絶縁膜１５を貫通するコンタクトプラグ６０とを備えている。コンタクトプラグ１個当たりのシリサイド層４５の面積は、コンタクトプラグの面積以上、且つ、１００μｍ^２以下である。 （もっと読む）

【課題】半導体装置の大きさを大きくすることなく、踏外しマージンおよびショートマージンを十分に確保できる半導体装置を提供する。
【解決手段】第１層間絶縁膜１３と、前記第１層間絶縁膜１３上に形成された第２層間絶縁膜１４と、前記第１層間絶縁膜１３と前記第２層間絶縁膜１４とを貫通して形成され、上面１ｂの外径ｄ１が第１層間絶縁膜１３と第２層間絶縁膜１４との界面位置１３ａの外径ｄ２よりも小さい下層コンタクトプラグ１と、前記第２層間絶縁膜１４上に形成された第３層間絶縁膜２２と、前記下層コンタクトプラグ１上で前記第３層間絶縁膜２２を貫通して形成され、前記下層コンタクトプラグ１と電気的に接続された上層コンタクトプラグ２とを有する上下導通構造を備える半導体装置とする。 （もっと読む）

【課題】結晶配向が揃った良好な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、第１の層間絶縁膜４の貫通孔４３に形成された第１プラグ導電層４４と、この第１プラグ導電層４４上に設けられた導電部材６１とを備えた半導体装置であって、第１の層間絶縁膜４上には、第１プラグ導電層４４に通じる孔部５４を有したスペーサ絶縁膜５１が形成され、この孔部５４内には、第１プラグ導電層４４に接続し、かつ、導電部材６１に接続するスペーサ導電部５２が埋め込まれて形成されている。スペーサ導電部５２は自己配向性を有する導電材料からなり、スペーサ絶縁膜５１上とスペーサ導電部５２上とは、平坦化処理されていることを特徴とする。スペーサ導電部５２を所定の厚さにすることで、第１プラグ導電層４３に確実に蓋することができ、結晶配向のずれが導電部材６１に伝わることが防止される。 （もっと読む）

【課題】強誘電体キャパシタを覆う絶縁膜内に形成されて、その強誘電体キャパシタの電極に接続される導電性プラグをコンタクトホール内に埋め込む際に、工程増を抑制しながら、コンタクトホールの下への水素の浸入を防止する構造を備えた半導体装置を提供する。
【解決手段】絶縁膜２０内であってキャパシタ上部電極１８の上に形成されたコンタクトホール２０ｅ内に埋め込まれる導電性プラグ２１ｅとして、アルミニウム膜３２を有する複数層３１〜３４の構造を採用し、これにより、タングステン膜３４をコンタクトホール２０ｅ内に充填する際に、水素がコンタクトホール２０ｅの下の強誘電体キャパシタ１７ａに侵入することをアルミニウム膜３２によって防止する。 （もっと読む）

【課題】微細化してもキャパシタ上に形成される絶縁膜の平坦性が良好な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０１の上方に設けられた開口部１０８に沿って断面凹形状に形成された下部電極１０９と、下部電極１０９の内面および上面上に形成された容量絶縁膜１１０と、容量絶縁膜１１０上に形成された上部電極１１１とを有するキャパシタを備えている。上部電極１１１は、容量絶縁膜１１０の内面上に形成され、開口部１０８を埋める第１の導電性膜１１１ａと、第１の導電性膜１１１ａの上面から容量絶縁膜１０９の上面にわたって形成された第２の導電性膜１１１ｂとから構成される。 （もっと読む）

【課題】微細化加工において、コンタクトプラグとキャパシタの下部電極との接触界面抵抗を低下させ、歩留まりを向上させる構造の半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体基板と、その表面に形成されたMOSトランジスタと、MOSトランジスタ上に設けられた第1の層間絶縁膜と、MOSトランジスタのゲート間において、第1の層間絶縁膜を貫通する第1の開口部に配置され、MOSトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、セルコンタクトプラグ上に設けられた第2の層間絶縁膜と、第2の層間絶縁膜を貫通する第2の開口部に配置され、平面視における面積が第2の開口部の面積より大きい突出部を有し、突出部の上に金属バリア層が形成された、多結晶シリコンのコンタクトプラグと、コンタクトプラグ上に設けられ、上部電極及び下部電極に誘電体が介挿されキャパシタとを有する。 （もっと読む）