【課題】 オーバエッチングによって絶縁膜や下地層に凹みが形成された場合でも、その凹みによって発生することが予想される半導体装置の不良現象を防止できるようにした半導体装置の製造方法を提供する。
【解決手段】 第２層間絶縁膜２１を選択的にエッチングして配線層１３の上面を少なくとも底面の一部とするスルーホールｈを形成する。次に、スルーホールｈ内にＳＯＧ膜３１を埋め込む。その後、スルーホールｈ内に埋め込まれたＳＯＧ膜３１を、配線層１３の上面を露出させ、かつ配線層１３の側面を露出させないようにエッチングして除去する。スルーホールｈの位置ずれによって配線層１３の側面が露出してしまった場合でも、露出した配線層１３の側面をＳＯＧ膜３１で覆い隠すことができる。従って、位置ずれしたスルーホールｈ内にＷプラグを形成する際に、配線層１３の側面の側面をＷＦ_６に晒さないで済む。 （もっと読む）

【課題】 導電性プラグのコンタクト不良を防止することができる半導体装置の製造方法を提供すること。
【解決手段】 シリコン基板１０上のコンタクトプラグ２２ａの上に酸化防止膜２５を形成する工程と、酸化防止膜２５上にキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜４４を形成する工程と、第１ホール４４ａを第２層間絶縁膜４４に形成する工程と、第２層間絶縁膜４４をブラシスクラバ処理する工程と、第２層間絶縁膜４４をウエット処理する工程と、酸化防止膜２５をストッパにして第２層間絶縁膜４４に第２ホール４４ｃを形成する工程と、第２ホール４４ｃ下の酸化防止膜２５をエッチングして除去すると共に、第１ホール４４ａ下の上部電極３３ａを清浄化する工程と、第１、第２ホール４４ａ、４４ｃ内に第１、第２導電性プラグ５０ａ、５０ｃを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】 高融点金属シリサイド層への熱負荷を低減することが可能な半導体装置の製造方法を提供すること。
【解決手段】 シリコン基板１０の一部領域に高融点金属シリサイド層１３ａ〜１３ｃを形成する工程と、高融点金属シリサイド層１３ａ〜１３ｃの上に層間絶縁膜２１を形成する工程と、層間絶縁膜２１の上に、第１導電膜３１、強誘電体膜３２、及び第２導電膜３３を順に形成する工程と、第１導電膜３３、強誘電体膜３２、及び第２導電膜３１をパターニングすることにより、下部電極３１ａ、キャパシタ誘電体膜３２ａ、及び上部電極３３ａで構成されるキャパシタQを形成する工程と、高融点金属シリサイド層１３ａ〜１３ｃの凝集面積が上限面積以下となるようなアニール時間でアニールを行う工程と、
を有する半導体装置の製造方法による。 （もっと読む）

【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】
ギガビット級ＤＲＡＭ用キャパシタの誘電体に用いる酸化タンタルの高誘電率化のために結晶化すると、結晶粒界が膜厚方向に貫通してリーク電流のパスが生成され電荷保持特性が劣化する。リーク電流の増大を回避し、酸化タンタルを含む誘電体のＥＯＴが２ｎｍ以下となる、ＭＩＭ構造でスタックトレンチ型のキャパシタおよびその製造方法を提供する。
【解決手段】
酸化タンタルを原子層蒸着法で形成し、ポスト酸化アニールを不要とし、金属下部電極の酸化剥離を防止する。酸化タンタルの結晶化が容易な４〜４．８ｎｍの膜厚で形成し非酸化性雰囲気で結晶化する。その上に厚さ０．５〜１．５ｎｍの結晶分断層を形成し、さらに酸化タンタルおよび結晶分断層を積層して多層化する。これにより、酸化タンタル積層時のエピタキシャル成長を抑止して結晶粒界の膜方向貫通を防止する。 （もっと読む）

【課題】 容量の上部電極用コンタクトを形成する際に、上部電極の損傷を防止してコンタクト部の抵抗増加や歩留まり低下が生じるのを防ぐ。
【解決手段】 半導体装置１００は、半導体基板１０２と、半導体基板１０２上に、下部電極１１８、容量膜１２０、および上部電極１２２がこの順で積層された構造を有する容量１１６と、容量１１６の上部電極１２２の引出部１２４と、引出部１２４の下方に形成され、引出部１２４を不純物拡散領域１０３等の下層配線と接続するコンタクト１０８ｃとを含む。 （もっと読む）

【課題】ＳＰＥ方式及び後続熱処理を用いてコンタクト物質をエピタキシャルシリコンとして形成する場合に発生する後続ＣＭＰ工程でのディッシング現象を最小化させること。
【解決手段】 接合層が形成された半導体基板の上部に層間絶縁膜を形成するステップと、前記層間絶縁膜をエッチングして前記接合層を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの底面の自然酸化膜を除去するための表面洗浄ステップと、固相エピタキシー方式を用いて前記コンタクトホールを埋めるコンタクト層を形成するが、前記接合層とのコンタクト領域ではエピタキシャル層に成長させ、前記コンタクトホールの残りの領域及び前記層間絶縁膜の表面では非晶質層に成長させるステップと、前記コンタクト層の非晶質層を選択的に平坦化させ、セルランディングプラグコンタクトを形成するステップとを含む。 （もっと読む）

【課題】 塗布絶縁膜からの脱ガス反応を押さえ、塗布絶縁膜の変形やクラック等を回避して半導体装置としての信頼性向上をはかる。
【解決手段】 ヒューズ素子の側壁部もしくはそれを覆う絶縁談をテーパ形状に加工することにより、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくすることで塗布絶縁膜へ加わる熱ストレスを緩和し、塗布絶縁談からの脱ガス反応を押さえ塗布絶縁談の変形やクラック等を避ける。また、ヒューズ素子の側壁部もしくはそれを覆う絶縁膜にサイドスペーサを形成し、あるいはヒューズ素子の側壁部とさらにそれを覆う絶縁談にもサイドスペーサを形成することにより、一層、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくする。 （もっと読む）

【課題】 半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。
【解決手段】 絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する。処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、基板を清浄化する。有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、処理チャンバ内に導入して、基板上に薄膜を形成する。 （もっと読む）

半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層を堆積させる方法が提供される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、単一基板化学気相堆積チャンバ内で堆積される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、半導体デバイスにおいて電極層として用いることができる。一態様において、二ステップ堆積プロセスは、粗さが減少したナノ結晶粒サイズのポリシリコン層を形成するために提供される。 （もっと読む）

【課題】 導電膜の修正において、修正箇所周辺における導電膜の連続性を確保する。
【解決手段】 下地層５の表面に形成された第１の導電膜６の端部を緩斜面状に整形する工程と、この緩斜面と下地層５の露出部とに渡って第２の導電膜１０を形成する工程とによって修正を行う。 （もっと読む）

【課題】キャパシタ下部電極の直下のコンタクトプラグの歩留まりが向上し、それ以外のコンタクトプラグの設計が容易になる半導体装置とその製造方法を提供すること。
【解決手段】第１の絶縁膜８の第１のホール内８ａに形成された第１の導電性プラグ１０ａと、第１の絶縁膜８上に形成された酸化防止絶縁膜１１ａ及び下地絶縁膜１１ｂと、第１の絶縁膜８、酸化防止絶縁膜１１ａ、及び前記下地絶縁膜１１ｂに形成された第２のホール８ｂと、第２のホール８ｂ内に形成された第２の導電性プラグ１２ａと、第２の導電性プラグ１２ａに接続されたキャパシタQ₁と、キャパシタQ₁上に形成された第２の絶縁膜１８と、第１の導電性プラグ１０ａ上に形成された第３のホール１９ａと、第３のホール１９ａ内に形成された第３の導電性プラグ２１ａとを有する半導体装置による。 （もっと読む）

集積回路内のデュアルダマシン構造のコンフォーマルなライニングのための方法および構造を提供する。好ましい実施形態は、多孔性物質で形成された開口を覆うコンフォーマルなライニングの提供に向けられる。トレンチが絶縁層内に形成される（１００）。その後、その層が、特別のプラズマプロセスで適切に処理される（１０１）。このプラズマプロセスに引き続き、自己制限的、自己飽和的原子層堆積（ＡＬＤ）反応（１１５）が、細孔の著しい埋め込みなしに起こり、改善された相互接続を形成する。 （もっと読む）

【課題】低い製造コストで、耐圧変動の防止を図ることができる半導体装置を提供すること。
【解決手段】パッシベーション膜である層間絶縁膜１４とモールド樹脂である封止用樹脂層１６の間にカーボン不連続薄膜１５を挿入することで、封止用樹脂層１６と層間絶縁膜１４の界面に蓄積する可動イオンをカーボン不連続薄膜１５を介して中性化し、この可動イオンによる耐圧変動を防止する。 （もっと読む）

【課題】
強誘電体キャパシタ上部にＷプラグを採用することにより生じた上部電極コンタクト周辺の新たな問題を解決する。
【解決手段】
半導体装置は、半導体基板と、前記半導体基板に形成され、絶縁ゲートとその両側のソース／ドレインを有するＭＯＳトランジスタと、前記半導体基板上方に形成され、下部電極、強誘電体層、上部電極を有する強誘電体キャパシタと、前記上部電極上に形成され、上部電極の厚さの1／２以下の厚さを有し、水素耐性のある金属膜と、前記強誘電体キャパシタと金属膜を埋め込む層間絶縁膜と、前記層間絶縁膜を貫通し、前記金属膜に達し、導電性グルー膜とタングステン体とを含む導電性プラグと、前記層間絶縁膜上に形成され、前記導電性プラグに接続されたアルミ配線と、を有する。 （もっと読む）

本発明の実施形態は、四酸化ルテニウム含有ガスから基板表面上にルテニウム含有層を形成するための装置及び方法を提供する。一般に、方法には、基板表面を四酸化ルテニウム蒸気にさらして、基板表面上に触媒層を形成するステップと、続いて基板表面上のデバイス構造を少なくとも１つの堆積プロセスによって充填するステップとが含まれる。一実施形態において、ルテニウム含有層は、外部容器内で四酸化ルテニウムを生成し、その後、生成した四酸化ルテニウムガスを処理チャンバ内に位置する温度制御された基板表面に分配することによって基板表面上に形成される。他の実施形態において、ルテニウム含有層が四酸化ルテニウム含有溶媒を用いて、基板表面上に形成される。他の実施形態において、溶媒は四酸化ルテニウム含有溶媒から分離され、残りの四酸化ルテニウムは基板表面上にルテニウム含有層を形成するために用いられる。 （もっと読む）

【課題】 キャパシタ形成後のコンタクトプラグ形成時又は配線層形成時等に容量絶縁膜に加わるプラズマダメージを低減することにより、容量絶縁膜の劣化を抑制してキャパシタリーク電流の増大を防止する。
【解決手段】 半導体基板１００上の第１の層間絶縁膜１０６の上に形成され第２の層間絶縁膜１０９に、キャパシタ領域となる凹部１１０が形成されている。凹部１１０内に下部電極（第２のポリシリコン膜４１２及びＨＳＧ膜４１３）が形成されていると共に該下部電極上に容量絶縁膜となる酸化タンタル膜１１５及び上部電極となる第１の窒化チタン膜が形成されている。当該上部電極及び上層配線１２４のそれぞれと接続するプレートコンタクト１２０が、第１の層間絶縁膜１０６中に形成されたプラグ１０７Ｃを介して、半導体基板１００の表面部のＮ型不純物拡散層１０５と電気的に接続されている。 （もっと読む）

膜堆積がトレンチの底部から上に向かって生じるようなシラン比に対する温度、圧力およびドーパントで第１の充填が実施される、深トレンチ構造のイン・シトゥー・ドープアモルファスシリコンによるボイドフリー充填方法が提供される。この第１の充填によって、１００％を超えるステップカバレージウェルが達成される。第２の充填ステップにおいて、堆積レートに対するドーパントの影響を低減するために変更された条件で堆積が実施されることによって、トレンチ充填が、第１の充填の堆積レートを超える堆積レートで完了される。深トレンチキャパシタ構造を形成するためのこの方法の用途において、中間ステップはさらに、アモルファスシリコン層によるボイドフリー充填トレンチのキャッピング、その後のウェーハの平坦化、およびドーパントを再分布させるための熱アニーリングを含む。 （もっと読む）

【課題】 周辺回路領域に形成されるロジック回路等に不具合が発生するのを防ぐことができるフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。
【解決手段】 第１導電体２５ａのコンタクト領域CR上の第２絶縁膜２６を除去する工程と、第２絶縁膜２６の上に第２導電膜３０を形成する工程と、第１導電体２５ａのコンタクト領域CR上の第２導電膜３０を除去し、該第２導電膜３０を第２導電体３０ａとする工程と、第２導電体３０ａを覆う層間絶縁膜（第３絶縁膜）４４を形成する工程と、コンタクト領域CR上の層間絶縁膜４４に第１ホール４４ａを形成する工程と、コンタクト領域CRと電気的に接続される導電性プラグ４５ａを第１ホール４４ａ内に形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）