【課題】マイクロクリスタルシリコン薄膜と金属薄膜との過剰なシリサイド化反応を抑制して、マイクロクリスタルシリコン薄膜の膜剥れを防止する。
【解決手段】開示される積層配線を用いたポリシリコンＴＦＴ２０は、膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の６０％以上である結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の１５％以下となるように、あるいは、膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の５０％以下である結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の８５％以上となるように形成されている。 （もっと読む）

【課題】導電性が良好でありながらも銅の拡散を十分に防止することが可能な銅配線の埋め込み構造を備えた半導体装置およびその製造方法を提供する。
【解決手段】第１絶縁膜１３に形成された配線溝１３ａ内、第２絶縁膜２２および第３絶縁膜に形成された配線溝２４ａと接続孔２２ａ内に、拡散防止層１５，２５を介して銅配線１７ａ，２６ａが埋め込まれた半導体装置２７において、拡散防止層１５，２５は、ルテニウムカーバイト（ＲｕＣｘ）、ルテニウムシリサイド（ＲｕＳｉｘ）、またはルテニウム合金（ＲｕＴａ）を用いて構成されたことを特徴とする。 （もっと読む）

【課題】気相原料分散システムにおけるパーティクル汚染を低減する方法およびシステムを提供する。
【解決手段】気相原料分散システム３０は、膜前駆体の気相原料を成膜システム１のプロセスチャンバ１０へ導入するよう構成される複数の開口を備える気相原料分散ヘッド３４と、ハウジングとを備える。ハウジングと気相原料分散ヘッド３４により、膜前駆体蒸発システム５０と結合され、蒸発システム５０からの膜前駆体５２の気相原料を受けてこの気相原料を複数の開口を通してプロセスチャンバ１０へ分散するよう構成されるプレナム３２が形成される。パーティクル汚染を低減するため、気相原料分散システム３０は、プレナム３２の圧力と成膜システムの圧力との差または比を低減するよう構成される。たとえば、プレナム３２の圧力は、プロセス空間３３の圧力の２倍未満、または、プロセス空間３３の圧力よりも５０ｍＴｏｒｒ、３０ｍＴｏｒｒもしくは２０ｍＴｏｒｒ低い。 （もっと読む）

【要 約】
【課題】低抵抗の窒化物薄膜を低い成膜温度で形成する。
【解決手段】真空雰囲気中に高融点金属を有する原料ガスと窒素原子を有する含窒素還元ガスを導入し、高融点金属の窒化物薄膜２４を形成する際、窒素を有しない補助還元ガスを導入する。補助還元ガスによって析出した高融点金属が、析出した窒化物の高融点金属の不足分を補償し、化学量論組成比に近く、低比抵抗の窒化物薄膜２４を成長させることができる。 （もっと読む）

【課題】エアギャップ構造において酸化に起因する配線信頼性劣化を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態に係る半導体装置は、基板１上に形成された第１配線５と、第１配線５の上層に形成され、第１配線５との間にエアギャップ２０を介在させて配置された第２配線１６と、エアギャップ２０内に形成され、第１配線５と第２配線１６とを接続するカーボンナノチューブ１１とを有する。 （もっと読む）

【課題】Ｃｕ層と絶縁膜の界面に自己形成反応により、Ｍｎを含む拡散バリア膜を形成する際に、Ｃｕ層中に残留したＭｎの濃度を低減し、比抵抗を低減する。
【解決手段】拡散バリア膜を形成する自己形成反応の際に、Ｃｕ層表面を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する。 （もっと読む）

【課題】Ｗを材質とするコンタクトプラグあるいはビアプラグを有する半導体装置およびその製造方法であって、コンタクトプラグあるいはビアプラグ内のバリアメタル膜を薄く形成する場合であっても、バリアメタル膜の下層に影響を与えにくい半導体装置およびその製造方法を実現する。
【解決手段】コンタクトホールまたはビアホール内に、ＴｉＮ膜等のバリアメタル膜を形成する。その後、ＷＦ₆ガスをＢ₂Ｈ₆ガスにより還元させるＣＶＤ法により、Ｗ核付け膜をバリアメタル膜上に形成する。そして、ＣＶＤ法によりＷ核付け膜上にコンタクトプラグまたはビアプラグとしてＷプラグを形成する。 （もっと読む）

【課題】カーボンナノチューブの形成方法及びそれを利用した半導体素子の配線形成方法を提供する。
【解決手段】（ｉ）複数の突起部を有する基板を準備する段階と、（ｉｉ）前記基板上に、前記突起部を覆い、カーボンナノチューブの成長を促進させる触媒層を形成する段階と、（ｉｉｉ）前記触媒層上にカーボンが含まれるガスを注入して、前記触媒層の表面上に前記カーボンナノチューブを成長させる段階と、を含むカーボンナノチューブの形成方法である。本発明によれば、カーボンナノチューブの成長密度を上昇させて電気的抵抗を低下させうる。その結果、電流密度が上昇し、微細ビアホールにも適用可能で、半導体素子の超高集積化を達成しうる配線形成方法が提供される。 （もっと読む）

【課題】 ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とを両立することができる電気光学装置を提供する。
【解決手段】 多結晶シリコン層５ａと、多結晶シリコン層５ａに積層する高融点金属の硅化物層５ｂと、硅化物層５ｂに積層する高融点金属層５ｃとを具備する多層構造の薄膜でＴＦＴ３０のゲート電極３ａを形成することにより、ゲート電極３ａの膜厚を厚く形成することなく、十分な遮光性と低抵抗化とを両立する。すなわち、多結晶シリコン層５ａの上層に積層された高融点金属の硅化物層５ｂ及び高融点金属層５ｃを積層によって、ゲート電極３ａの低抵抗化が実現され、同時に、硅化物層５ｂの上層に積層されたシリコン成分を含まない高融点金属層５ｃによって、ＴＦＴ基板１０にアニール処理が行われた場合等にも、薄い膜厚でゲート電極３ａの遮光性が十分に確保される。
（もっと読む）

【課題】平坦かつ薄いバリア膜またはRu膜をダマシン構造で形成する。
【解決手段】金属配線構造を形成する方法は、(i)露出した配線層及び露出した絶縁層を含む多層構造を反応空間内に与える工程と、(ii)還元雰囲気中で、絶縁層の少なくとも露出面上に-NH2または>NHターミナルを導入する工程と、(iii)反応空間へ還元剤を導入し、その後反応空間をパージする工程と、(iv)反応空間へハロゲン化金属化合物を導入し、その後反応空間をパージする工程と、(v) N及びHを含むガスを導入し、その後反応空間をパージする工程と、(vi)金属含有バリア層を製造するべく工程(iii)から(v)を連続して繰り返す工程と、(vii)金属含有バリア層上に金属膜を形成する工程と、を含む。 （もっと読む）

【課題】素子間における特性のミスマッチが少ない半導体装置を提供する。
【解決手段】基板１の上に形成した絶縁膜２の上に、平均粒径が０．０２μｍ以上０．３５μｍ以下であるシリコン結晶粒１０を有するポリシリコン層３を形成した。不純物をイオン注入にてポリシリコン層３に導入した後に、熱処理することによりＩＰＯ酸化を行い、ポリシリコン層３の表面にＩＰＯ酸化膜４を形成し、さらにＩＰＯ酸化膜４の上に第二のポリシリコン層を形成した。そして、レジストマスクパターンによりエッチングして、ポリシリコン層３の一部で、ＭＯＳトランジスタ７のゲート電極７ａ及び容量素子８の下部電極８ａを構成した。 （もっと読む）

【課題】 金属ゲート電極形成時のゲート絶縁膜や半導体基板へのダメージを低減する。
【解決手段】 金属ゲート電極１２，２２を形成する際、第１，第２のＭＯＳＦＥＴ１０，２０を形成する領域に、一方には所定エッチング条件でエッチングレートの低い第１の金属層３１を薄く形成し、他方にはその所定エッチング条件でエッチングレートの高い第２の金属層３２を厚く形成して、第１，第２の金属層３１，３２を同時にエッチングする。それにより、それらのエッチングレート差が厚さの違いで相殺され、第１，第２の金属層３１，３２のエッチングを同時あるいはほぼ同時に終了させることが可能になる。それにより、ゲート絶縁膜１１，２１やＳｉ基板２へのエッチングダメージを最小限に抑えることが可能になる。 （もっと読む）

【課題】 チタンを含む金属膜のドライエッチにフッ素系ガスを使用する際に形成される側壁を除去する際に析出異物が生成されることがなく、短絡不良の発生を確実に防止することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体基板上に形成されたチタンを含む金属膜１７上にエッチングマスク２３を形成し、エッチングマスク２３を介して、金属膜１７をドライエッチングする。当該ドライエッチング後に、エッチングマスク２３を除去し、金属膜１７の表面に水分子の透過を阻害する防水膜３２を形成する。そして、前記ドライエッチングの過程でエッチング部位１８の内側面に形成された反応生成物からなる側壁３１の、金属膜１７の上面より上方に突出する突出部を、フッ素元素を含むガスを用いたプラズマ処理により行うこと除去する。 （もっと読む）

【課題】 結晶構造をコントロールすることによって，従来以上に低い抵抗を有する金属系膜を形成する。
【解決手段】 金属系原料ガスとして例えばＷＦ_６ガスを供給するステップと水素化合物ガスとして例えばＳｉＨ_４ガスを供給するステップとを，不活性ガス例えばＡｒガス，Ｎ_２ガスを供給するパージステップを介在させて，交互に繰り返し実行することによって，非晶質を含む第１タングステン膜を成膜する第１タングステン膜成膜ステップと，第１タングステン膜上に，上記ＷＦ_６ガスと還元性ガスとして例えばＨ_２ガスを同時に供給することによって，第２タングステン膜を成膜する第２タングステン膜成膜ステップとを含む。ＳｉＨ_４ガスを供給するステップ後のパージステップの実行時間を変えることにより第１タングステン膜が含む非晶質の割合をコントロールする。 （もっと読む）

【課題】 キャパシタ直下の導電性プラグが埋め込まれるホールの加工精度を高めることが可能な半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜１１の第１、第２ホール１１ａ、１１ｂ内に第１、第２導電性プラグ３２ａ、３２ｂを形成する工程と、酸化防止絶縁膜１４に第１開口１４ａを形成する工程と、第１開口１４ａ内に補助導電性プラグ３６ａを形成する工程と、補助導電性プラグ３６ａ上にキャパシタQを形成する工程と、キャパシタQを覆う第２絶縁膜４１に第３、第４ホール４１ａ、４１ｂを形成する工程と、第４ホール４１ｂの下の酸化防止絶縁膜１４に第２開口１４ｂを形成する工程と、第３ホール４１ａ内に第３導電性プラグ４７ａを形成する工程と、第３ホール４１ａ内に第４導電性プラグ４７ｂを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】 配線層の積層構造を変化させることなく、ウィスカの発生を抑制する。
【解決手段】 絶縁膜４上にバリアメタル膜５を形成した後、ＣＶＤを行うことにより、開口部５内の一部が埋め込まれるようにしてバリアメタル膜５上に下層タングステン膜６を低温で成膜し、開口部５内が埋め込まれるようにして下層タングステン膜６上に上層タングステン膜７を高温で成膜する。 （もっと読む）

【課題】 アスペクト比が高いホールが形成された半導体基板に対しても、ステップカバレッジを向上させてホール内部に十分なタングステン層を埋め込むことが可能な気相堆積方法を提供する。
【解決手段】 本発明に係る気相堆積方法は、供給工程と第一ガス排気工程と核形成層形成工程と堆積工程とを含み、核形成層形成工程（Ｓ２２）では、タングステン含有化合物ガスのガスａをシリコン含有化合物の第二ガスよりも先に半導体基板に供給して第一の核形成層を形成する工程（Ｓ２２ａ）と、第一の核形成層にシリコン含有化合物の第三ガスを供給・排気する工程（Ｓ２２ｂ）と、当該第三ガス排気後に、タングステン含有化合物ガスのガスｂがシリコン含有化合物の第四ガスよりも先に第一の核形成層に供給して第二の核形成層を形成する工程（Ｓ２２ｃ）とを含む。 （もっと読む）

【課題】 接続孔での接続信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、第１の絶縁膜１０上に配線２０を形成する工程と、第１の絶縁膜１０上及び配線２０上に、第２の絶縁膜３０を形成する工程と、第２の絶縁膜３０に、配線２０上に位置する接続孔３０ａを形成する工程と、接続孔３０ａの底に位置する配線２０をスパッタリングすることにより、接続孔３０ａの側面に被覆膜３１を形成する工程と、第２の絶縁膜３０上及び被覆膜３１上にバリア膜４１を形成する工程と、接続孔３０ａに導電膜４２を埋め込む工程とを具備する。 （もっと読む）

【課題】 品質劣化や新たな追加投資を招くことなく、所望の不純物濃度に制御されたシリコン薄膜を均一、かつ、均質に形成してドープトポリシリコンからなる配線層を形成する。
【解決手段】 半導体基板１上の絶縁膜２上に、ＣＶＤ法により不純物を含む第１シリコン層３ａと、不純物を含まない第２シリコン層３ｂとを同一反応炉内で連続的に各１回堆積して所望の膜厚とするシリコン成膜工程と、熱処理により第１シリコン層３ａから第２シリコン層３ｂへ不純物を均一に拡散させる不純物拡散工程と、このようにして不純物が均一に拡散されたシリコン薄膜３ｃを配線パターンに加工する工程とを有している。 （もっと読む）

【課題】デュアルダマシン法を用いて半導体装置上に形成されたＣｕ配線間に電圧を印加した際における耐圧の初期不良を防ぐことができる半導体装置を得ること。
【解決手段】半導体基板上の素子または配線と、半導体基板上に形成され素子または配線と電気的接続を行う配線層と、を有する半導体装置において、配線層は、素子または配線の上層に積層される層間絶縁膜としての低誘電率膜５１と低誘電率膜５１上に積層され上面が粗面処理された酸化膜５７とに形成した配線溝内にＣｕ配線５４が形成され、Ｃｕ配線５４と酸化膜５７の上部にライナー膜としての窒化膜５５を積層して構成される。 （もっと読む）