【課題】 金属配線およびコンタクト抵抗に優れると同時に、後続の熱処理工程が行われても素子特性の低下を防止することを可能とするフラッシュメモリ素子のソースコンタクト形成方法を提供する。
【解決手段】 本発明のフラッシュメモリ素子のソースコンタクト形成方法は、セル領域のＳＳＬ用ゲート電極パターンに備えられた接合領域が形成された半導体基板の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングし、前記ＳＳＬ用ゲート電極パターンの一側で前記接合領域を露出させるソースコンタクトホールを形成する段階と、前記ソースコンタクトホールの形成された結果物の全面にタングステンシリサイド膜の含まれた膜を形成し、前記層間絶縁膜が露出するまで平坦化工程を行い、前記ソースコンタクトホール内にのみ前記タングステンシリサイド膜の含まれた膜が埋め立てられてソースコンタクトを形成する段階とを含む。 （もっと読む）

【課題】 カーボンナノチューブ束の密度を向上し、電気抵抗や熱抵抗の低減を図るカーボンナノチューブ構造体、半導体装置、および半導体パッケージを提供する。
【解決手段】 第１配線層２１、層間絶縁膜２２、第２配線層２３が順次積層され、層間絶縁膜２２を貫通するビアホール２４に、第１配線層２１と第２配線層２３を電気的に接続するカーボンナノチューブ束２５が形成されてなるビア２６から構成する。カーボンナノチューブ束２５は、第１配線層２１の凹部２８の側面および底面に形成された触媒層２９から成長させ、側面から成長したカーボンナノチューブ２５ａによりカーボンナノチューブ束２５の密度を向上する。 （もっと読む）

【課題】 熱化学気相成長プロセスにおけるルテニウム金属層の堆積を提供することである。
【解決手段】 基板にＲｕ金属層を堆積させる方法は、示される。方法は、処理チャンバに基板を提供することと、キャリヤガス、ルテニウム-カルボニルプリカーサ、および水素を含むプロセスガスを処理チャンバに導入することとを含む。方法は、熱化学気相成長プロセスによって基板にＲｕ金属層を堆積させることを更に含む。本発明の１つの実施形態では、ルテニウム-カルボニルプリカーサは、Ｒｕ₃（ＣＯ）_１２を含むことができる。および、Ｒｕ金属層は、主にＲｕ（００２）結晶方位を有しているＲｕ金属層をもたらす基板温度で堆積されることができる。 （もっと読む）

【課題】 エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法が開示される。
【解決手段】 エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法において、第１単結晶シリコン膜上に前記第１単結晶シリコン膜の表面を部分的に露出させる開口部を有する第１絶縁膜パターンを形成した後、前記開口部によって露出された第１単結晶シリコン膜上に単結晶シリコンで構成された第１シード膜を形成する。そして、前記第１シード膜が形成された結果物上部にシリコンソースガスを提供して、前記第１シード膜上にエピタキシャル膜を成長させながら、前記第１絶縁膜パターン上に非晶質シリコン膜を形成する。その後、前記非晶質シリコン膜の結晶構造を単結晶に転換させて前記エピタキシャル膜と非晶質シリコン膜から第２単結晶シリコン膜を獲得する。 （もっと読む）

【目的】 配線抵抗を低減させながら歩留まりを向上させたバリアメタル膜を形成することを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１０８）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１０）と、ＰＶＤ法を用いて、前記絶縁膜上と開口部内とに第１のバリアメタル膜を形成する第１のバリアメタル膜形成工程（Ｓ１１６）と、その上に、ＣＶＤ法を用いて第２のバリアメタル膜を形成する第２のバリアメタル膜形成工程（Ｓ１１８）と、その上に、ＰＶＤ法を用いて第３のバリアメタル膜を形成する第３のバリアメタル膜形成工程Ｓ１２０）と、その上に、導電性材料を堆積させる堆積工程（Ｓ１１２，Ｓ１２４）と、を備え、前記絶縁膜上に形成された前記第１と第２と第３のバリアメタル膜の合計膜厚が、８ｎｍより小さくなるように形成することを特徴とする。 （もっと読む）

【課題】 従来の多層配線構造においては、配線格子及び垂直接続孔の制限があるため、上層配線１の接続点と、下層配線２の接続点とを結ぶ接続配線は最短経路ではなかった。
そこで、本発明は、半導体装置の多層配線のうち、異なる配線層に属する所定の２点間を、短縮した距離で接続する接続配線を含む多層配線構造、及び、該多層配線構造中の該接続配線の形成方法を提供する。
【解決手段】
上記課題を解決するため、多層配線構造であって、第１の配線と、前記第１の配線が属する配線層とは異なる配線層に属する第２の配線と、前記第１の配線と前記第２の配線を接続する第３の配線を備え、前記第３の配線は、異なる配線層に属し、かつ、平面的に異なる位置にある２点を結ぶ立体対角線にそった配線を含むことを特徴とする多層配線構造を提供する。また、前記第３配線を形成する工程が、前記立体対角線に沿った貫通孔を形成する工程と、前記貫通孔に導電材料を充填する工程とを含むことを特徴とする多層配線構造を製造する方法を提供する。 （もっと読む）

【課題】 シリコンを含むＮ型の導電領域と直接接続される導電パターンの形成時に、Ｎ型の導電領域と接続される部分のコンタクト抵抗の増大を防止し、バリア膜の厚さ増大に伴う導電パターンの寄生容量の増大を防止できる半導体素子の製造方法を提供すること。
【解決手段】 シリコンを含むＮ型の導電領域（２０７）にＮ型の不純物をドープして、Ｎ型の高濃度不純物拡散領域（２１２）を形成する工程と、ＣＶＤ法を用いて高濃度不純物拡散領域（２１２）上にバリア用第１金属膜を蒸着し、高濃度不純物拡散領域（２１２）のシリコンと前記第１金属膜の金属とを反応させて、高濃度不純物拡散領域（２１２）と前記第１金属膜との間の界面に金属シリサイドを形成する工程、前記第１金属膜上に導電膜を形成する工程、及び、前記導電膜と前記第１金属膜とを選択的にエッチングして、導電パターンを形成する工程を含む。 （もっと読む）

本発明により、基板（２０１）上のフィーチャ（２０６）に隣接するサイドウォールスペーサ（２１７、２１８）を形成することができる。フィーチャ（２０６）は１つ以上の保護層（２２０、２０７）に覆われる。スペーサ材料層（２１１）はフィーチャ（２０６）上に蒸着され、異方性エッチングされる。異方性エッチングに使用されるエッチング液はスペーサ材料を選択的に除去することに適しており、一方で１つ以上の保護層（２２０、２０７）はこのエッチング液による影響を実質的に受けない。その結果、１つ以上の層（２２０、２０７）はフィーチャがエッチング液にさらされるのを保護する。
（もっと読む）

【課題】 製造されるポリシリコン・レジスタのシート抵抗の許容誤差をより正確に制御する精密ポリシリコン・レジスタを製造するためのプロセスを提供する。
【解決手段】 プロセスは、一般に、部分的に形成されたポリシリコン・レジスタを有するウェハに対して、エミッタ／ＦＥＴ活性化高速熱アニール（ＲＴＡ）を行うステップと、それに続いて、保護誘電体層をポリシリコン上に堆積させるステップと、ドーパントを該保護誘電体層を通して該ポリシリコンに注入して、ポリシリコン・レジスタの抵抗を定めるステップと、シリサイドを形成するステップとを含む。 （もっと読む）

【課題】 凹部への埋め込み性が良好で、長期に亘り安定した良好な電気的特性を得ることができ、さらに作製工程を可及的に低減し得る配線構造を提供する。
【解決手段】 Ｃｕ板と基板３との温度及び温度差を所定通りに制御しつつ、原料ガスであるＣｌ₂ ガスのプラズマによりＣｕ板をエッチングすることによりＣｕ成分とＣｌ₂ ガスとの前駆体であるＣｕＣｌを形成し、この前駆体が基板３に吸着され、その後Ｃｕ成分を析出させることによりＣｕの薄膜を形成する成膜反応と、この成膜反応により形成されたＣｕ膜をＣｌ₂ ガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより前記凹部３ａにその底部から順にＣｕ膜を積層してこの凹部３ａにＣｕを埋め込んだ。 （もっと読む）

【課題】 配線遅延を抑止し配線の微細化及び多層配線化を可能とする配線構造、及び当該配線構造の材料に固有の諸問題、例えば一方の材料の他方の材料への溶出等の不都合を解決して、信頼性の高い配線構造を実現する。
【解決手段】 Ｃｕ配線１０１と電気的に接続されるWプラグ１０２を形成するに際して、■ＷＦ₆ガスを一定時間連続して供給する工程、■。ＷＦ₆ガス雰囲気を一定時間連続して排気除去する工程、■ＳｉＨ₄ガスを一定時間連続して供給する工程、■ＳｉＨ₄ガス雰囲気を一定時間連続して排気除去する工程からなる一連工程（工程■〜■）を繰り返し行い、Ｗ核形成を行う。 （もっと読む）