【課題】貫通電極と導電性パッドとを電気的に連結すると同時に、貫通電極と半導体基板とを絶縁させることによって信頼性を高めた半導体パッケージを提供する。
【解決手段】第１面１０５１及び第２面１０５２を持つ半導体基板１０５と、半導体基板１０５の第１面上１０５１の層間絶縁層１１５と、層間絶縁層１１５の一部分上の導電性パッド１２０と、第２面１０５２から半導体基板１０５を貫通して伸張する第１部分、及び第１部分から層間絶縁層１１５を貫通して導電性パッド１２０と電気的に連結された第２部分を備える貫通電極１５５と、半導体基板１０５から貫通電極１５５の第１部分を分離するスペーサ絶縁層１４５と、を備える。 （もっと読む）

【課題】集積回路部上にアンテナを作り込んで設ける場合であっても、接続不良やコンタクト抵抗の増加を抑制することを課題とする。
【解決手段】基板上に第１の導電膜を有する集積回路部を形成し、集積回路部上に絶縁膜を形成し、絶縁膜上にアンテナとして機能する第２の導電膜を選択的に形成し、絶縁膜及び第２の導電膜に開口部を形成して第１の導電膜を露出させ、メッキ処理により開口部及び第２の導電膜の上面に第３の導電膜を形成することにより、第１の導電膜及び第２の導電膜とを電気的に接続する。 （もっと読む）

【課題】修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびＴＦＴ基板の製造方法を提供する。
【解決手段】駆動トランジスタＴｒ１とスイッチングトランジスタＴｒ３とを有する画素回路を備えた表示装置の製造方法において、スイッチングトランジスタＴｒ３に不良が生じた場合に、スイッチングトランジスタＴｒ３’の不良部分を断線する工程と、基板１の全域上にパッシベーション膜３１を形成する工程と、断線したスイッチングトランジスタＴｒ３’のドレイン電極２３’上と、隣接画素のスイッチングトランジスタＴｒ３のドレイン電極２３上の前記パッシベーション膜３１にコンタクトホール３１ａを形成し、コンタクトホール３１ａを介してドレイン電極２３，２３’同士を導電材料により結線する工程とを行うことを特徴とする表示装置およびＴＦＴアレイ基板の製造方法である。 （もっと読む）

【課題】タングステンからなる電極や配線の表面に形成された酸化物を、アンモニアガスをプラズマにより活性化させた活性種で確実に還元処理することができ、しかもタングステン表面に窒化タングステン膜が形成されないようにする技術を提供すること。
【解決手段】縦型の処理容器内の処理雰囲気から径方向に外れかつ当該処理雰囲気に臨む領域に、前記処理雰囲気に沿って形成されたプラズマ発生領域と、このプラズマ発生領域に沿って伸びるようにかつ当該プラズマ発生領域を挟んで対向して配置されるプラズマ電極と、を備えた縦型熱処理装置を用いて還元処理するにあたって、プラズマ発生領域に供給するアンモニアの供給量を５００ｓｃｃｍ以上１００００ｓｃｃｍ以下、プラズマ電極に印加する高周波を２０Ｗ以上５００Ｗ以下、処理雰囲気の圧力を１３．３×１０^２Ｐａ以下、処理時間を１秒以上１０分以下とする。 （もっと読む）

【課題】 レーザピーニング技術を利用して基材の表面に金属の回路パターンを効率良く形成する。
【解決手段】 短パルス高ピーク出力レーザを集光系で集光し、レーザ干渉層及びレーザ吸収層に順に通過させ、プラズマ衝撃波で基材表面をレーザピーニング処理するに際して、基材上に銅、錫、ニッケル、アルミニウム等の特定金属で回路パターン形成した転写層を臨ませ、転写層とレーザ吸収層の間に所定硬度の金属製ピーニング強化層を臨ませ、ピーニング強化層で発生した高温高圧のプラズマで転写層を基材にレーザピーニング処理することで、基材表面に金属皮膜の回路パターンを形成する。転写層を回路パターン形成する替わりに、転写層を全面的な金属層にして、レーザ吸収層を回路パターン形成するか、集光系とレーザ干渉層にパターン化した金属マスクを介在させても回路形成できる。 （もっと読む）

【課題】焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。
【解決手段】液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。 （もっと読む）

【課題】 埋込配線が形成される絶縁性基板の材料が耐熱性の高いものに限定されず、当該埋込配線の端子部の耐食性を向上でき、パターニングが少ない工程で且つ良好な膜厚精度で確実に行われる埋込配線の形成方法を提供する。
【解決手段】 絶縁性基板１の表面に形成したマスク１７を用いて絶縁性基板１の表面を選択的に除去し、配線パターンに対応する平面形状を持つ溝１８を形成する。マスク１７を除去せずに絶縁性基板１の表面全体に金属ナノ粒子インクを塗布し、加熱により仮硬化させて金属ナノ粒子インク膜２０を形成する。マスク１７の剥離により膜２０の当該マスク上にある部分を選択的に除去して溝１８の内部に膜２０を残す。加熱により溝１８内の膜２０を本硬化させ所望のゲート配線２を得る （もっと読む）

【課題】半導体装置の製造方法に関し、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。
【解決手段】金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。 （もっと読む）

【課題】抵抗変化型メモリ素子の抵抗変化の安定性と抵抗変化比を向上させた半導体装置の製造方法を提供する。
【解決手段】基板１１を酸化物チャンバＦ３に搬入し、チタンを主成分とする第一ターゲットを酸素雰囲気の下でスパッタさせてチタン酸化物からなる酸化物層を形成し、酸化物層を有する基板１１を照射チャンバＦ４に搬入し、酸化物層の表面にさらに酸素ラジカルを照射して可変抵抗体を形成した。 （もっと読む）

【課題】引出配線の形成と基板との接合を同時に行い、かつ試料と基板の平行性を保持する引出配線の形成方法及びこの形成方法を適用した走査型プローブ顕微鏡用試料の作成方法を提供する。
【解決手段】試料１１と透明基板１３との間に、導電性物質を混合した光反応性樹脂又は熱反応性樹脂を含む導電剤層１２を形成し、透明基板１３側から導電剤層１２に光を照射して硬化させて試料１１と透明基板１３とを固着させ、未硬化部分を除去して引出配線１７を形成する。必要な配線箇所にのみ光を照射して引出配線１７を形成することができるので、引出配線１７の形成後に不必要な部分を除去し、後工程で透明な樹脂を充填することができるので、測定時に裏面から光を照射することによって測定する箇所を容易に確認することもできる。 （もっと読む）

【課題】、製造工程の複雑化、および製造コストの増大を生じることなく、耐湿性に優れたトリミングヒューズ構造とその形成方法、およびトリミング方法を提供する。
【解決手段】基板１上に第１の絶縁膜３を介して形成された、ヒューズ部１１ａ、１１ｂを含む第１の配線層４と、第１の配線層４を覆う第２の絶縁膜５とを備えている。第２の絶縁膜５上には、第２の絶縁膜５上に堆積された共通の導電膜を加工することにより、外部との電気的な接続に用いられる電極パターン６ａ、およびヒューズ部１１ａ、１１ｂの直上に配設された被覆パターン６ｂを含む第２の配線層６が形成される。第２の配線層６上には、第２の配線層６を覆うとともに、電極パターン６ａ上および被覆パターン６ｂ上に開口部８ａ、８ｂを有する保護膜７が形成されている。 （もっと読む）

【課題】高スループットで高連続処理性を有し、さらには離型性が極めて良好であって、モールドの破損が生じにくく、低コストで加工が可能な微細形状転写を可能にする。
【解決手段】所定のパターン形状で凹部１ａと凸部１ｂとが形成されたモールド１の前記凸部１ｂと、加工対象膜２を有する基板３とを密着させ、モールド１側からレーザ光４を照射してモールド１の前記凹部１ａにおける加工対象膜２を昇華させて除去し、モールド１を基板３から離す。この状態でモールド１の凹部１ａに対応した加工対象膜２ａは除去され、また除去された加工対象膜２の残骸物５はモールド１の凹部１ａに一部が堆積する。一方、モールド１の凸部１ｂに対応した加工対象膜２ｂは残る。これにより所定のモールドパターンを加工対象膜２に転写することができる。 （もっと読む）

【課題】材料費、工程数を低減しその結果歩留まりを向上させ、コストを低減する。
【解決手段】薄膜トランジスタと、薄膜トランジスタと電気的に接続される電極１０４を有する光制御素子と、を備えた光制御装置であって、薄膜トランジスタの半導体領域１０２と画素電極１０４とが同一の半導体層からなり、同一の半導体層はＩｎ，Ｇａ，Ｚｎから選択される元素の少なくとも一つを含む酸化物からなる非晶質層である。半導体層の画素電極となる部分は、半導体領域よりも抵抗率が低い。また、保持電荷蓄積容量部にも抵抗率の低い領域を用いることができる。加えて、電極を延設し配線として用いることもできる。光制御素子はエレクトロルミネッセンス素子、液晶セル、電気泳動型粒子セル等を用いることができる。 （もっと読む）

【課題】本発明は、表面が均質で連続な、導電性を有する構造化された表面を、支持体の上に製造することができる単純で費用効果が高く生産性が高い代替方法を提供することを目的とする。
【解決手段】本発明の目的は、以下の工程を含む、支持体上に構造化された導電性表面の製造方法により達成される。
ａ）所定の構造に従ってレーザで基層をアブレーションすることにより、基板上に無電解及び／又は電解塗装可能粒子を含む基層を構成し、
ｂ）無電解及び／又は電解塗装可能粒子の表面を活性化し、
ｃ）構造化された基層に導電性塗装を施す。 （もっと読む）

【課題】欠陥修正工程の作業効率を向上させ、タクトタイムの短縮及び作業者の工数費の削減を図る。
【解決手段】複数の配線パターン及びその周辺回路が形成された配線基板内の欠陥を検査し、検出された欠陥をレーザ光を用いて修正する際、配線基板を繰り返しパターンが形成された第１の範囲と、繰り返しパターンが形成されていない第２の範囲と、繰り返しパターンと独自パターンが混在して形成された第３の範囲とに分類し、予め各範囲ごとに欠陥修正手法をデータベースに登録しておく。そして、検査対象の配線基板を撮影した欠陥画像と、欠陥のない参照画像とを照合して欠陥を検出し、その検出された欠陥の配線基板内における位置に基づいて、データベースから欠陥修正手法を読み出して選定し、その選定された欠陥修正手法に基づき欠陥の修正を実行することを特徴とする。 （もっと読む）

【課題】キャパシタの信頼性や品質を確保しつつ、ウェハ工程完了後にキャパシタの容量を調整できる半導体装置を提供する。
【解決手段】容量調整用キャパシタを、同一の半導体基板に対して複数備え、容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて１つのキャパシタブロックを構成しており、層内繋ぎ配線によって連結された各層の電極のうち、少なくとも１層の電極と当該電極間を繋ぐ層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体として構成され、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の少なくとも１箇所に光を選択的に照射して部位を断線させることにより、キャパシタブロックの容量が調整可能である。 （もっと読む）

【課題】本発明は、導通不良や絶縁不良の発生を抑制し、また量産性に優れ、かつプロセス温度の低温化により集積回路へのダメージを低減できる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明の半導体装置は、電極配線を備えた半導体基板とこの半導体基板の厚み方向に形成され１つの開口部を備えた孔と、この孔に形成された電極部とを有し、電極部は、その一端が前記開口部と反対側に設けられた底部に接合されて電極配線に導通し、孔との間に間隙を設けて形成される。本発明の半導体装置の製造方法は、半導体基板の厚み方向に孔を形成する第１工程と、一端が開口部と反対側に設けられた底部に接合され、底部から開口部に向けて導電材料を堆積することで電極部を形成する第２工程と、エッチングにより孔と電極部との間に間隙を形成する第３工程とを有する。 （もっと読む）

【課題】 本発明は、リフトオフによるパターン形成方法に関し、より詳細にはレジスト膜で形成したリフトオフパターン上の薄膜をイオンミーリングで除去し、リフトオフ液の浸透性を良くしてリフトオフパターニングを行なうパターン形成方法に関する。
【解決手順】 本発明のリフトオフによるパターン形成方法は、基板上にレジスト膜で所望形状のリフトオフパターンを形成するリフトオフパターン形成手順、その基板に薄膜を生成する薄膜生成手順、レジスト膜でリフトオフパターンの薄膜上に開口部を有する保護膜を形成する保護膜形成手順、保護膜が形成された基板にイオンミーリングを行い、開口部に露出する薄膜を除去するイオンミーリング手順、および保護膜とリフトオフパターンとを溶除してリフトオフパターン上の薄膜を除去するリフトオフ手順とから構成する。 （もっと読む）

【課題】半導体集積回路内の冗長回路の導電性リンクを切断する方法と装置を提供する。
【解決手段】
半導体基板上に形成された半導体デバイス内に少なくとも導電性リンクを覆う保護層で埋め込まれた複数の導電性リンクを選択的にリンク切断する工程において、目標とするリンクに集光ビームを位置決めし、レーザの波長が400nm以下の短波長の第１のパルスレーザと波長が400nmより長い波長の第２のパルスレーザを発生し、第１と第２のパルスレーザを重畳して保護層の上から、導電性リンクに向けて照射する。第１のパルスレーザより第２のパルスレーザを時間的に遅延させて照射するとなお良い。 （もっと読む）

【課題】コンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供する。
【解決手段】コンタクトホールの形成方法では、（１）基板上に第１の導電膜を成膜したのち、該第１の導電膜をパターニングして第１の電極配線を形成する第１の工程と、（２）該基板上に絶縁膜を成膜する第２の工程と、（３）該絶縁膜にコンタクトホールを形成する第３の工程と、（４）該絶縁膜上に第２の導電膜を成膜したのち、該第２の導電膜をパターニングして第２の電極配線を形成する第４の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第１の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第１の導電膜の表面を酸化雰囲気下でＵＶ光を照射するＵＶ処理をすることで表面を酸化処理する。 （もっと読む）