【課題】製造工程中にダメージを受けても、良好な品質を示す低誘電率膜を備えた半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に低誘電率膜１４を形成する工程（ａ）と、低誘電率膜１４に凹部２０を形成する工程（ｂ）と、工程（ｂ）の後、低誘電率膜１４に有機溶液４を塗布する工程（ｃ１）と、シリル化溶液５を用いて低誘電率膜１４をシリル化する工程（ｃ２）とを順に行う工程（ｃ）と、工程（ｃ）の後、凹部２０に金属を埋め込むことで、低誘電率膜１４にビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）とを備えている。工程（ｃ２）の前に、工程（ｃ１）を行うことで、シリル化溶液５の低誘電率膜１４に対する浸透性が向上する。 （もっと読む）

【課題】
深さ方向の圧縮応力を印加して、ＮＭＯＳトランジスタの性能を向上した半導体装置を提供する。
【解決手段】
ＣＭＯＳ型半導体装置用シリコン基板のＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域上方に多結晶シリコンのゲート電極を形成し、ゲート電極側壁上に第１サイドウォールスペーサを形成し、ＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域に選択的にイオン注入を行ない、第１サイドウォールスペーサに整合した低抵抗ソース／ドレイン領域を形成する際、ＮＭＯＳトランジスタ領域においてはゲート電極の上部をアモルファス化し、少なくともＮＭＯＳトランジスタ領域において第１サイドウォールスペーサを実質的に除去し、ゲート電極を覆ってキャップ膜を形成し、低抵抗ソース／ドレイン領域の活性化を行うと共にアモルファス化されたゲート電極の再結晶化を行う熱処理を行ない、キャップ膜を異方性エッチングして第２サイドウォールスペーサに加工する。 （もっと読む）

【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率と生産歩留りを向上させ、かつ大幅なアクティブマトリックス素子の高性能化を実現する。
【解決手段】アクティブマトリックス型薄膜トランジスタ素子基板の製造工程において、ゲート電極をパターンニング後、ゲート絶縁膜を成膜する。
次に半導体層としてポリシリコン半導体層を成膜後アモルファスシリコン半導体層を真空をやぶらずに連続成膜する。その後ｎ^＋アモルファスシリコン半導体層を成膜してから、映像信号配線とドレイン電極を形成するための金属電極層を成膜する。その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で同時に形成する。 （もっと読む）

【課題】積層された各半導体チップが備える導体ポスト同士の接合が、低温下の処理でも、導電性に優れ、かつ、高い寸法精度で強固に行われている信頼性の高い半導体装置、かかる半導体装置を備える電子機器を提供すること。
【解決手段】半導体装置１は、インターポーザー２と、第１の電気配線３４および厚さ方向に貫通して設けられた第１の導体ポスト３３とを有する第１の半導体チップ３と、第２の電気配線４４および厚さ方向に貫通して設けられた第２の導体ポスト４３とを有する第２の半導体チップ４とを備える。第１の導体ポスト３３と第２の導体ポスト４３とは、接合膜４３３を介して接合されている。この接合膜４３３は、導電性を有し、かつ、所定の処理を施すことにより接着性を発現する特定の材料で構成されており、その表面に発現した接着性によって、これら導体ポスト３３、４３同士を接合している。 （もっと読む）

【課題】平面表示装置100及びその製造方法において、信号線方向に隣り合う画素電極同士を導通させる方式での補修（タンデムリペア）を、画素ドット欠陥の位置に拘わらず容易に行うことができ、また、画素開口率の低下を最小限としつつ、リペア箇所での補助容量比のズレを防止できるものを提供する。
【解決手段】信号線31方向での画素電極6間の中間領域のうち、信号線方向及び走査線方向のいずれから見ても一つ置きに、導電層フロートパターン12Aと、これに重なり合う補助容量線延在部22Aと、この切り欠きに対応するリペア接続用パターン32Aとを設けておく。タンデムリペアの際、リペア接続用パターン32Aにレーザー光を照射して導電層フロートパターン12Aに達する導通部82を作成する。そして、レーザーＣＶＤによる画素電極6間のブリッジ配線81が、リペア接続用パターン32Aを直接覆うようにする。 （もっと読む）

【課題】Ｃｕ配線を有する半導体装置とその製造方法において、配線間リーク及びショートを抑制し且つＥＭ耐性を向上する。
【解決手段】半導体装置の製造方法は、半導体基板１００上に形成されたトレンチ１０２を有する絶縁膜１０１上及びトレンチ１０２内を覆うように、バリアメタル膜１０３を形成する工程（ａ）と、工程（ａ）の後に、トレンチ１０２を埋め込むようにＣｕ膜１０４を形成する工程（ｂ）と、トレンチ１０２からはみ出た部分のＣｕ膜１０４を除去して配線１０５を形成する工程（ｃ）と、工程（ｃ）の後に、絶縁膜１０１上のバリアメタル膜１０３を除去する工程（ｄ）と、工程（ｄ）の後に、配線１０５上を覆うキャップメタル膜１０７を形成する工程（ｅ）と、工程（ｅ）の後に、絶縁膜１０１上に残存するメタル成分１０８を除去する工程（ｆ）とを含む。 （もっと読む）

少なくとも一つの絶縁体層又は半導体層（４）によって分離された二つの導電層（２，５）の間の電気的相互接続の作製方法であって、少なくとも下方の導電層（２）及び上方の導電層（５）との間に伸びる分離層（４）の作製又は堆積よりも前にスタッド（３）を形成する段階を含み、前記スタッドの性質及び／又は形状は分離層（４）に関して使用される材料に対する非濡れ性を付与する。
（もっと読む）

【課題】耐応力に優れチップの積層や搭載時に高密度電気接続を達成可能で、短絡が発生しにくいシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供する。
【解決手段】半導体チップ装置２００は、能動面２１１、背面２１２及び能動面２１１上に形成されるボンディングパッド２１３を有するチップ２１０と、能動面２１１上に形成されてボンディングパッド２１３と接続する再配置パッド２２１を有する再配線層２２０と、能動面２１１に形成されて再配線層２２０を覆い再配置パッド２２１を露出する不活性化層２３０と、再配置パッド２２１の内部に形成され、チップ２１０を貫通する貫通孔２４０と、貫通孔２４０内部に形成される絶縁層２５０と、第１端部２６１と第２端部２６２とを有し第１端部２６１は再配置パッド２２１に接合し第２端部２６２は貫通孔２４０を通過して背面２１２に突出するフレキシブル金属線２６０とを備える。 （もっと読む）

【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。
【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 欠陥を修復する際に、正常に形成されるべき配線へダメージを与えてしまう。
【解決手段】 絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造方法において、配線層のうちの１層を第１の絶縁膜上に形成する工程と、第１の絶縁膜上に形成された配線層の欠陥を検出する工程と、検出工程の結果に基づいて、検出された欠陥に集束イオンビームを照射するか否かを選択する工程とを有する。そして、選択工程において集束イオンビームを照射すると選択された場合には、欠陥に集束イオンビームを照射した後、第１の絶縁膜上に形成された配線層上に第２の絶縁膜を形成する工程を有する。また、選択工程において集束イオンビームを照射しないと選択された場合には、欠陥に集束イオンビームを照射せずに第１の絶縁膜上に形成された配線層上に第２の絶縁膜を形成する工程を有する。 （もっと読む）

【課題】有機スイッチングデバイスまたは部分有機スイッチングデバイスを形成する方法である。
【解決手段】前記方法は、少なくとも１つのパターニング層を含む電気デバイスを基板上に形成する方法であって、前記基板上の第１の材料層を光ビームに露光して、前記第１の層の物理的特性を改変するように、前記第１の層のパターニングを行う工程を含み、前記光ビームの一部は、前記基板上の事前堆積されたパターンによってブロックまたは減衰され、これにより、前記光がブロックまたは減衰されない領域においてのみ前記基板上の第１の層を改変する、方法である。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線の形成方法を提供する。
【解決手段】本発明に係る多層配線の形成方法は、シロキサン構造を含むビア層間絶縁膜４３及び配線層間絶縁膜４４を金属配線４１ａ上に形成する第一の工程（図１［１］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４の一部に金属配線４１ａに達する凹部としてのデュアルダマシン溝４８を形成する第二の工程（図１［２］〜図２［２］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４とデュアルダマシン溝４８内で露出した金属配線４１ａとに水素プラズマ処理を施すことにより、ビア層間絶縁膜４３及び配線層間絶縁膜４４の表面に改質層４９を形成するとともに金属配線金属配線４１ａの表面を還元する第三の工程（図３［１］）と、を含むことを特徴とする。 （もっと読む）

【課題】配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板上の第１の絶縁膜１に形成された配線溝Ｍ１と、配線溝Ｍ１側壁及び底部に形成されたタンタル系バリアメタル２ａと、タンタル系バリアメタル２ａに沿って配線溝Ｍ１を埋め込むように形成されたＣｕ膜２ｂと、Ｃｕ膜２ｂ表面に形成された銅とシリコンの合金層または銅とシリコンと窒素のＣｕＳｉＮ層３ａと、ＣｕＳｉＮ層３ａの上及び第１の絶縁膜１の上に形成され第１の絶縁膜１より高密度なＳｉＮｘ膜３ｄとを有する。 （もっと読む）

【課題】ＩＴＯ等の酸化物透明導電膜の上に直接、光反射率が高いＡｌ系合金膜を成膜した欠陥のない積層導電膜を提供すること。
【解決手段】本発明の一態様に係る積層導電膜は、光透過性を有する透明導電膜と、前記透明導電膜上に直接積層して形成され、前記透明導電膜との界面近傍に窒素原子、酸素原子の少なくとも１種類以上を含むことにより、前記透明導電膜に電気的に接続されるＡｌ又はＡｌを主成分とするメタル導電膜とを有する。また、メタル導電膜は、透明導電膜との界面近傍にさらに周期律の８族元素のＦｅ、Ｃｏ、Ｎｉ、４ｂ族元素のＣ、Ｓｉ、Ｇｅから選ばれる少なくとも１種類以上の原子を含む。 （もっと読む）

【課題】半導体基板における貫通電極形成を短時間でしかも低温で形成可能とし、また貫通孔への絶縁膜形成工程を削減できる貫通電極形成方法を提案する。
【解決手段】半導体ウェハ１表裏の電気的導通を得るための貫通電極用の貫通孔７を形成する前に、予め該貫通孔７を包含する大きさの表裏貫通部６を形成し、この表裏貫通部６に絶縁材３を充填して硬化させた後、前記絶縁材３に前記貫通孔７をエッチング加工あるいはレーザ加工にて形成し、さらに前記貫通孔７の内部または内壁に導電材料からなる導通経路４を設けることにより貫通電極構造とする。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを改善することが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板２０の上方に第１層間絶縁膜３１を形成する工程と、第１層間絶縁膜３１の上に、下部電極４１ａ、強誘電体材料よりなるキャパシタ誘電体膜４２ａ、及び導電性酸化物よりなる上部電極４３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜５４を形成する工程と、上部電極４３ａの上の第２層間絶縁膜５４に、該上部電極４３ａが露出するホール５４ａを形成する工程と、ホール５４ａ内に、上部電極４３ａと接続された導電性窒化物よりなる単層のグルー膜５８をスパッタ法で形成する工程と、グルー膜５８をアニールする工程と、ホール５４ａ内のグルー膜５８上に導電性プラグ５９ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】分散媒中での分散性および安定性に優れ、配線、導電性パターン等の導電膜として加工する際に紫外線照射を併用することで焼成温度を低く抑えることのできる金属粒子分散液を提供すること、前記金属粒子分散液を容易かつ確実に製造することができる金属粒子分散液の製造方法を提供すること、性能、信頼性に優れた導電膜形成基板の製造方法、性能、信頼性に優れた電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の金属粒子分散液は、硫黄原子を含む化合物と、貴金属材料を含む材料で構成され、粒径が１〜１００ｎｍの金属粒子と、分散媒とを含み、金属粒子が前記化合物で被包されていることを特徴とする。金属粒子は、主としてＡｇで構成されたものであるのが好ましい。 （もっと読む）

【課題】ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。
【解決手段】ＳｉＯＦ膜２６、２９を含む層間絶縁膜をドライエッチングして形成した配線溝３２の内部にダマシン法でＣｕ配線３３を埋め込む際、上記ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜２８とＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を介在させ、ＳｉＯＦ膜２６中で発生した遊離のＦを酸窒化シリコン膜２７でトラップする。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。 （もっと読む）

【課題】半導体基板の貫通接続部において、表面側配線層の貫通孔底部での剥離および破断が防止され、接続不良等が改善された半導体装置と、そのような半導体装置を製造する方法を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の複数の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の複数の開口６ａを介して第１の配線層５に内接している。 （もっと読む）