【課題】浅いソース、ドレイン接合位置を保ちつつ、ソース、ドレインがシリサイド化され、かつ、接合リークが低く抑えられた半導体装置の製造方法および半導体装置を提供する。
【解決手段】ＭＩＳＦＥＴ（金属絶縁物半導体電界効果トランジスタ）を有する半導体装置の製造方法であって、シリコン基板１１００の表面に、このＭＩＳＦＥＴのゲート絶縁膜を形成し、このゲート絶縁膜上にゲート電極を形成し、このゲート電極の両側に、｛１１０｝面方位を有するシリコン面上に設けられ、このシリコン面上の＜１００＞方向に垂直な長辺と、この＜１００＞方向に平行で幅が０．５μｍ以下の短辺からなる矩形状を呈し、ＭＩＳＦＥＴのソース、ドレイン領域の一部を構成する複数のニッケルシリサイド（ＮｉＳｉ）領域５０１ａ、５０２ａを形成する。 （もっと読む）

【課題】半導体装置(チップ)の面積増大を抑制しつつ内部への水分の侵入を防止する。
【解決手段】低誘電性を確保するために多孔質な構造を有するＬow‐ｋ膜を用いた層間絶縁膜１５,１７,１９を多層に積層して多層配線構造を形成し、スクライブラインに沿ってレーザーダイシングを半導体基板１１表面が露出するまで行う。そして、上記Ｌow‐ｋ膜よりも水分の浸透し難い膜で全体に側壁保護膜２２を成膜した後、側壁保護膜２２をエッチバックして金属パッド２０を露出させると共に、半導体装置側面に成膜された側壁保護膜２２を残して、半導体装置側面を側壁保護膜２２で保護する。こうして、半導体装置の側面からの水分の浸入を側壁保護膜２２によって抑制することにより、半導体装置の回路形成領域の周囲にシールリングを形成する必要を無くし、半導体チップの縮小化を図る。 （もっと読む）

【課題】微細コンタクトホールを有する半導体素子の製造方法を提供する。
【解決手段】半導体基板に活性領域を画定する素子分離膜を形成する。前記素子分離膜を有する半導体基板上に層間絶縁膜を形成する。前記層間絶縁膜上に第１モールディングパターンを形成する。前記第１モールディングパターン間に位置して前記第１モールディングパターンと離隔された第２モールディングパターンを形成する。前記第１及び第２モールディングパターンの側壁を囲むマスクパターンを形成する。前記マスクパターン内に開口部を形成するために前記第１及び第２モールディングパターンを除去する。前記マスクパターンをエッチングマスクとして用いて前記層間絶縁膜をエッチングしてコンタクトホールを形成する。 （もっと読む）

【課題】ダマシン構造の金属配線形成において、バリアメタル膜形成工程を省略し、タングステンのグレインサイズを大きくし、電気抵抗の低いタングステン配線を形成する方法を提供する。
【解決手段】半導体基板の上部に絶縁膜及びグルー膜を形成する段階と、上記グルー膜及び絶縁膜の一部を除去してトレンチを形成する段階と、トレンチ側壁に絶縁膜を形成する段階と、トレンチ内部をクリーニングする段階と、ＡＬＤ法により核生成を行う段階と、トレンチ及びグルー膜を含む上記半導体基板の上部にＣＶＤ法によりタングステン膜を形成する段階と、上記絶縁膜が露出されるまで研磨工程を実施してダマシン構造のタングステン配線を形成する段階からなる。 （もっと読む）

【課題】積層パッケージの製作時絶縁膜形成費用を節減し、かつ、絶縁膜の絶縁特性を確保し、さらに、絶縁膜の均一度及び低い荒さを確保し、そして、絶縁膜自体の欠陥による素子不良発生を防止する構造を提供する。
【解決手段】多数の半導体チップで構成されたウェハ１１０の各チップに溝を形成するステップと、前記溝を埋め込むようにウェハ１１０上に液状のポリマーを形成するステップと、前記ポリマーをパタニングして溝の側壁にポリマーからなる絶縁膜１４０ａを形成するステップと、前記側壁に絶縁膜１４０ａが形成された溝を埋め込むように金属膜１７０を形成するステップと、前記溝内に埋め込まれている金属膜１７０が露出されるようにウェハ１１０の後面をバックグラインディングするステップと、を含む。 （もっと読む）

【課題】本発明は、半導体装置において、装置の性能を向上できるようにすることを最も主要な特徴とする。
【解決手段】たとえば、Ｓｉ基板１１の主表面上には、その垂直方向に対し、板状（あるいは、棒状）のＳｉポスト１１ａが形成されている。Ｓｉポスト１１ａでのキャリア移動度を向上させるために、Ｓｉポスト１１ａの各側面には、Ｓｉ基板１１の主表面と直交する垂直方向に伸び応力を与えるための、ストレス印加層２１が設置されてなる構成となっている。 （もっと読む）

【課題】耐湿性が優れた半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１において、シリコンからなる基板２と、基板２上に設けられ金属配線を含まない下地絶縁層３と、下地絶縁層３上に設けられ金属配線６を含む配線層４とを設ける。下地絶縁層３及び配線層４は、基板２の周辺領域Ｓを除く駆動領域Ｃのみに形成する。そして、窒化シリコンからなり、駆動領域Ｃと周辺領域Ｓとの境界において下地絶縁層３及び配線層４の側面を覆う側壁７を設ける。 （もっと読む）

【課題】電流の局所集中による半導体基板への部分放電を抑制し得る半導体装置を提供する。
【解決手段】半導体装置は、半導体基板（１，５）と、半導体基板（１，５）に埋め込まれたゲート電極（９Ａ，９Ｂ）と、ゲート電極（９Ａ，９Ｂ）の更に内側に埋め込まれた導電体（１５Ａ，１５Ｂ）と、導電体（１５Ａ，１５Ｂ）と接続されるように半導体基板（１，５）の内部に形成された配線層（３）と、ゲート電極（９Ａ，９Ｂ）と導電体（１５Ａ，１５Ｂ）との間に配置された絶縁膜（１４）とを備える。導電体（１５Ａ，１５Ｂ）は、半導体基板（１，５）の表面よりも高くなるように形成されている。 （もっと読む）

本発明は、基板（１００）上にアクティブ層（１０１）を形成する段階および少なくとも基板（１００）が出現するまで、トレンチ（１０２）をアクティブ層（１０１）内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント（１１１）のマトリクスを製造する方法に関する。この方法は、アクティブ層（１０１）上に機能材料の層（１０２）を蒸着する段階と、前記トレンチ（１０２）を充填し、電子コンポーネント（１１１）の上側面に薄膜（１１５）を形成するように、材料の層（１０３）上に感光性樹脂（１０４）を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂（１０４）を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂（１０４）を現像する段階と、現像段階の後、外面に現われる機能材料の層（１０３）の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
（もっと読む）

【課題】 シリコン基板上にＢＣＢ等の低誘電率材料からなる絶縁膜と配線とが各々２層交互に積層されて設けられた半導体装置において、絶縁膜間で剥離が生じにくいようにする。
【解決手段】 シリコン基板１の上面に設けられた酸化シリコン等からなるパッシベーション膜３の上面の周辺部を除く領域にはＢＣＢ等の低誘電率材料からなる第１、第２の絶縁膜５、９と第１、第２の配線８、１２とが交互に積層されて設けられている。第２の配線１２を含む第２の絶縁膜９の上面および第１、第２の絶縁膜５、９の側面はエポキシ系樹脂等からなる封止膜１４によって覆われている。これにより、第１、第２の絶縁膜５、９間で剥離が生じにくいようにすることができる。 （もっと読む）

【課題】金属配線層の信頼性を向上出来る半導体装置を提供すること。
【解決手段】半導体装置１は、層間絶縁膜７と、前記層間絶縁膜７に形成された溝１２内の底面及び側面上に形成されたバリアメタル層８と、前記バリアメタル層８上に形成され且つ上面が前記溝１２の開口部上面より低く、前記溝１２内の一部を埋め込む導電層９と、前記導電層９上及び前記溝１２開口部における前記バリアメタル層８の側面上に、前記層間絶縁膜７よりも誘電率の高い材料により形成された第１絶縁膜１０とを具備する。 （もっと読む）

【課題】層の表面をより簡便にかつ効果的に疎水化することができ、かつ、層のより深い領域を疎水化することができる表面疎水化用組成物、表面疎水化方法、および該表面疎水化方法が施された半導体装置を提供する。
【解決手段】表面疎水化用組成物は、（Ａ）下記一般式（１）で表される化合物および下記一般式（２）で表される化合物の群から選ばれた少なくとも１種の化合物と、（Ｂ）沸点が３０〜３５０℃である溶媒とを含む。
【化１】


・・・・・（１）
【化２】


・・・・・（２） （もっと読む）

【課題】複数のデバイス層を積層配置してなる半導体装置におけるデバイス層間の接続構造をチップ面積の増大や製造工程の複雑化を招くことなく実現し、好ましくは前記層間接続の信頼性の向上も実現した半導体装置を提供する。
【解決手段】デバイス層１０１，１０２が積層され、第２のデバイス層１０２は、表面に複数の微細孔Ｇ１を有する起点部層２１１と、起点部層２１１を起点として形成された略単結晶粒を含む半導体膜を用いて形成されたトランジスタＱ１２（デバイス）を有するデバイス形成層２１２とを備えており、トランジスタＱ１２等を構成する結晶化半導体膜２０１，２０２の側端面に絶縁材料からなるサイドウォール２０１ｓ、２０２ｓが設けられており、トランジスタ（デバイス）Ｑ１１とトランジスタＱ１２とを接続するコンタクト部Ｃ５は、結晶化半導体膜２０１，２０２の間の領域に形成されている。 （もっと読む）

【課題】本発明は、接合リーク電流の発生を抑制し、トランジスタ特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の表面部分において選択的に形成された溝４０と、溝の上部の内側面に形成された側壁絶縁膜６０と、側壁絶縁膜が形成された溝を埋め込むように形成された絶縁膜５０及び８０と、溝に埋め込まれた側壁絶縁膜及び絶縁膜によって分離される素子領域１００において、半導体基板上にゲート絶縁膜１３０を介して形成されたゲート電極１４０と、ゲート電極の側面に形成されたゲート電極側壁１６０と、半導体基板の表面部分において、ゲート電極の下方に位置するチャネル領域２３０の両側に、溝に隣接するようにそれぞれ形成されたソース領域及びドレイン領域１５０及び１７０とを備える。 （もっと読む）

【課題】ビア・配線間の重ね合わせがずれた場合にもＴＤＤＢを抑制できる半導体装置およびその製造方法を提供する。
【解決手段】順次積層された絶縁膜１，２内に形成された溝１１内には、バリアメタル３およびＣｕからなる配線４が埋め込まれている。配線４上にはメタルキャップ９が配置され、メタルキャップ９上には、絶縁膜５，６が順次積層されている。絶縁膜５，６内に形成された溝１４内には、バリアメタル７およびＣｕからなる配線８が埋め込まれている。この絶縁膜５は、Ｃｕが拡散されないものとする。バリアメタル７は、ビア・配線間の重ね合わせにおいて位置ずれが生じた場合にも、メタルキャップ９には接触するが配線層２１の絶縁膜２やバリアメタル３には接触しないように形成される。 （もっと読む）

【課題】耐湿性を低下させずに、コレクタ電極とベース電極パッド間の寄生容量（帰還容量）を小さくし、高周波特性を劣化させないようにする。
【解決手段】低抵抗のＮ型半導体基板１０１の上に絶縁層１０２を形成し、バイポーラトランジスタのベース１０７，エミッタ１０８上に表面保護膜１０４を形成する。この表面保護膜１０４の開口はボンディングパッド１０３よりも大きくし、ボンディングパッド１０３の側壁には側壁保護膜１０６を形成する。 （もっと読む）

【課題】貫通電極を備えた半導体装置を積層した３次元半導体装置において、貫通電極の抵抗と容量が大きく、高速データ転送ができないという問題がある。
【解決手段】貫通電極をゲート電極の第１導電膜をマスクとして形成する。第１導電膜の上に成膜されたゲート電極の第２導電膜を、貫通電極の配線電極とする。ゲート電極形成工程において貫通電極を形成することで高融点金属およびその化合物が使用でき、低抵抗化が図れる。さらに貫通電極からの配線工程をゲート電極からの配線工程と共有化する等、半導体標準プロセスに適合させることで工程を短縮することができる。 （もっと読む）

【課題】ゲート電極にドライエッチングが困難な低抵抗材料を用いて、自己整合コンタクト構造を有する半導体装置を製造する。
【解決手段】シリコン基板上に、ゲート絶縁膜、ポリシリコン膜および第１絶縁膜を形成する工程と、第１絶縁膜をパターニングする工程と、金属膜を形成する工程と、ポリシリコン膜と金属膜と反応させてシリサイド層を形成する工程と、未反応の金属膜の除去後に、第２絶縁膜を形成する工程と、第１絶縁膜が露出し且つ第１絶縁膜で覆われていない領域に第２絶縁膜が残るように第２絶縁膜を除去する工程と、第１絶縁膜の除去後に、第２絶縁膜をマスクに用いてエッチングを行い、上層側にシリサイド層および下層側にポリシリコン層を有するゲート電極を形成する工程と、ゲート電極の側面に第３絶縁膜を形成する工程と、層間絶縁膜を形成し、コンタクトホールを形成する工程とを有する半導体装置の製造方法。 （もっと読む）

【課題】裏面に接続する配線構造を低コストな工程で形成することが可能な半導体装置の製造方法およびその半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板１００の素子領域１０１が形成されている表面側からスクライブエリアに対してハーフカットのダイシングを行って、シリコン基板１００に溝を形成するハーフカット工程と、溝のカット面に保護膜を形成する保護膜形成工程と、シリコン基板１００の表面側に金属膜を形成する金属膜形成工程と、金属膜をパターニングして配線構造を形成する配線構造形成工程と、シリコン基板１００の裏面をグランディングして配線構造を裏面に露出させるグランディング工程とを備えている。 （もっと読む）

【課題】 ＣＤ制御を可能にし且つセルのライン間のスペースを異にするための半導体素子の微細パターン形成方法の提供。
【解決手段】 半導体基板の上部に第１酸化膜、下部反射防止膜及び第１感光膜パターンを形成した後、前記第１感光膜パターンをマスクとして前記下部反射防止膜及び前記第１酸化膜をエッチングする段階と、前記第１感光膜パターン及び前記下部反射防止膜を除去した後、全体構造の上部に窒化膜を蒸着する段階と、前記窒化膜を全面エッチングして前記第１酸化膜の側壁にスペーサを形成する段階と、全体構造の上部に第２酸化膜を蒸着した後、研磨して平坦化させる段階と、全体構造の上部に第２感光膜パターンを形成した後、前記第２感光膜パターンをマスクとして前記窒化膜を除去して酸化膜パターンを形成する段階とを含む、半導体素子の微細パターン形成方法を提供する。 （もっと読む）