【課題】電磁（ＥＭ）妨害あるいはＥＭＩに対してある程度の保護を具備し半導体装置において、半導体ウエハからダイを低コストで形成する方法を提供する。
【解決手段】半導体ダイ１２，１３，１４は、傾斜したサイドウォール３５，３６，３７を有するように輸送テープあるいはキャリヤ・テープ３８上に形成される。この傾斜サイドウォール上、および、底部表面上に導体４０が形成される。導電材料である導体４０は、ダイ１２−１４に対しＥＭＩからの保護を提供する。 （もっと読む）

【課題】本発明は、相互接続構造体の製造方法に関する。
【解決手段】本発明の相互接続構造体の製造方法は、基板（１００）内における、閉じた外郭部を形成する少なくとも一つのトレンチ（１０３，１０５）及び前記閉じた外郭部の内側に位置する少なくとも一つのホール（１０２，１０４）の形成を含み、トレンチ及びホールが、基板の領域によって分離され、また、本方法は、トレンチを誘電性材料（１１１）で充填するステップと、ホールを導電性材料（１１７，１２２）で充填するステップと、を含む。 （もっと読む）

【課題】Ｓｉウエハの側面を保護しつつ、所望の形状の深孔または深溝を精度良く形成することができる、半導体装置の製造方法およびそれを用いて作製された半導体装置を提供する。
【解決手段】Ｓｉウエハ１の少なくとも表側の主表面および側面にＳｉＯ₂層２を堆積させる第１工程と、表側の主表面上に堆積された部分のＳｉＯ₂層２を除去する第２工程とを備えている。また、第２工程後のＳｉウエハ１の少なくとも表側の主表面および側面にＳｉＯ₂層３を堆積させる第３工程と、表側の主表面の上方に堆積された部分のＳｉＯ₂層３の上面、および、側面に堆積された部分のＳｉＯ₂層３の上部を覆うようにフォトレジスト４を形成し、ＳｉＯ₂層３をエッチングしてパターニングする第４工程とを備えている。さらに、第４工程後のＳｉＯ₂層３をマスクにして、Ｓｉウエハ１をエッチングしてパターニングする第５工程を備えている。 （もっと読む）

【課題】 層間絶縁膜中の水分の蒸発を抑制しつつ、バリア膜に、充分なバリア性を確保するための膜厚を得ることが可能となるように、基板を低温で処理できる基板処理方法を提供すること。
【解決手段】 銅を使用している配線と、この配線上に形成され、上記配線に達する開孔を有し、水分又はＯＨ基を含んでいる層間絶縁膜と、を有し、上記開孔の底に露呈した上記配線の表面に酸化銅が形成されている基板を処理する基板処理方法であって、酸化銅に、有機酸を吸着させて有機酸銅錯体を形成する工程（ステップ１）と、層間絶縁膜に、マンガン前駆体を吸着させる工程（ステップ２）と、基板を加熱し、有機酸銅錯体を昇華させるとともに、層間絶縁膜の表面に酸化マンガン膜を形成する工程（ステップ３）と、を具備する。 （もっと読む）

【課題】 シリコン基板の側面下端のエッジ部を保護し、且つ、装置全体を薄型化する。
【解決手段】 シリコン基板１の側面に形成された円弧状に凹んだ傾斜面１３にはアモルファスシリコンやポリイミド系樹脂等からなる側部保護膜１４が設けられている。これにより、シリコン基板１の側面下端のエッジ部１ａを保護することができる。この場合、側部保護膜１４の下端部下面はシリコン基板１の下面と面一となっているので、シリコン基板１の下面に樹脂保護膜を形成する場合と比較して、薄型化することができる。 （もっと読む）

【課題】 銅配線を備えた半導体装置において、高歩留り又は高信頼性を実現する。
【解決手段】半導体装置は、基板１００上に形成された空孔率が低い低空孔率領域である絶縁膜１０５と低空孔率領域よりも空孔率が高い高空孔率領域１０７とを有し、絶縁膜１０５における配線溝１０５ｂに形成された銅配線１０９ｂとを備える。絶縁膜１０５は、配線溝１０５ｂの下部に形成されており、絶縁膜１０７は、配線溝１０５ｂの側壁の周辺部に形成されている。 （もっと読む）

【課題】 半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ、及び、その製造方法を提供することを課題とする。
【解決手段】 この半導体パッケージは、配線基板と、前記配線基板上に形成された半導体装置と、を有し、前記半導体装置は、半導体チップと、一方の端部が前記半導体チップの一方の面に固定され、他方の端部が前記半導体チップを貫通して、前記半導体チップの他方の面に固定された貫通電極と、を有し、前記貫通電極は、前記半導体チップに形成された空間部により、前記半導体チップの壁面と接触しないように前記半導体チップを貫通し、前記配線基板と前記半導体装置とは、前記貫通電極を介して電気的に接続されていることを要件とする。 （もっと読む）

【課題】ボラジン系化合物の絶縁膜を用いて、絶縁材料と配線材料との間の密着性や、機械強度等の特性が向上された半導体装置およびその製造方法を提供する。
【解決手段】凹部に第１の導体層が埋め込まれた第１の絶縁層と、第１の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第２の絶縁層と、第２の絶縁層上に形成された第３の絶縁層と、第２の絶縁層と第３の絶縁層との凹部に埋め込まれた第２の導体層と、を含む半導体装置であって、第２の絶縁層および第３の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第３の絶縁層の炭素含有率が、第２の絶縁層の炭素含有率よりも小さく、第２の導体層の外周に、金属材料で構成された導体拡散防止層が形成されている半導体装置である。 （もっと読む）

【課題】アルミニウム系の配線材料として用いた場合でも、十分な耐ヒロック性に備えるとともに、ドライエッチングを適用でき、さらに、レジストマスクを剥離する際に用いる剥離液によって、配線がエッチングされることのない電気的固体装置、電気光学装置、および電気的固体装置の製造方法を提供すること。
【解決手段】電気光学装置１００において、素子基板１０上に走査線３ａなどの配線を形成するにあたって、ネオジウムを２ａｔｍ％未満含有するアルミニウム合金膜を用いるとともに、走査線３ａの上面および側面を酸化して表面保護膜３１ａを形成する。このため、走査線３ａは、耐ヒロック性が高いとともに、表面保護膜３１ａ、３１ｅによってアルカリ性の剥離液から保護される。 （もっと読む）

【課題】 半導体素子の微細パターン製造方法を提供する。
【解決手段】フィーチャー層３１０の第１領域Ａには第１マスク構造物を形成し、第２領域Ｂには第２マスク構造物を形成する。各々デュアルマスク層とエッチングマスク層とを含むように第１マスク構造物及び第２マスク構造物を形成する。第１マスク構造物及び第２マスク構造物のエッチングマスクパターンを等方性エッチングし、第１マスク構造物からエッチングマスクパターンを除去する。第１マスク構造物及び第２マスク構造物の両側壁にスペーサ３５０Ａ、３５０Ｂを形成する。第２マスク構造物上にあるエッチングマスクパターンをマスクとして第１領域Ａで間にボイドが形成されるように側壁スペーサ３５０Ａを含む第１マスクパターンと、第２領域Ｂで間に第２マスク構造物が介在するように側壁スペーサ３５０Ｂ、３５０Ｃを含む第２マスクパターンを形成する。 （もっと読む）

【課題】隣接する配線間及び配線と隣接するコンタクトプラグとの間に発生するリーク電流の低減、及びこれらの間の耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体基板１１上には層間絶縁膜１２が形成され、層間絶縁膜１２内にはコンタクトプラグ１３が埋め込まれている。層間絶縁膜１２上には層間絶縁膜１４が形成されている。コンタクトプラグ１３上の層間絶縁膜１４に形成された溝内には、銅を含む配線層１５が形成されている。配線層１５間の層間絶縁膜１４内には、絶縁膜１６が形成されている。コンタクトプラグ１３は上面の一部に窪みを有し、絶縁膜１６は層間絶縁膜１４の上面からコンタクトプラグ１３が有する窪みまで形成されている。 （もっと読む）

一体型ビア及びビア端子を有する半導体回路基板と、関連のシステム及び方法とが開示されている。特定の実施例に従う代表的な方法は、半導体回路基板に非貫通ビア（１４０）を形成することと、ビアの側壁面に保護層（１２２）を塗布することと、保護層が塗布された回路基板材料の除去から保護している間に、ビアの端面から回路基板材料を選択的に除去することにより端子穴（１１１）を形成することと、を含む。この方法は、ビア内の導電性材料が単一である導電性端子を形成するためにビア及び端子穴の双方に導電性材料を配置することをさらに含むことができる。端子に隣接する回路基板材料は、その後、回路基板の外部の導電性構造体に接続することができる端子を露出させるために除去することができる。 （もっと読む）

【課題】ダマシン法による配線パターン形成の際、低誘電率膜を層間絶縁膜に使った場合においてもビアホールや配線溝の側壁面における損傷や変形の発生を抑制し、同時に、下側配線パターンと上側配線パターンとのコンタクト抵抗を低減する半導体装置の提供。
【解決手段】活性素子を有する基板と、前記基板上において前記活性素子を覆う第１の層間絶縁膜と、前記第１の層間絶縁膜中に埋設された第１の配線層４３Ｃｕと、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜５２と、前記第２の層間絶縁膜中に埋設された第２の配線層と、を備え、前記第２の配線層は配線パターンと、前記配線パターンから延在し前記第１の配線層を構成する導体パターンの表面と直接に接触するビアプラグ５０Ｖとを有し、前記配線パターンの底面および側壁面、および前記ビアプラグの側壁面は拡散バリア膜４９Ａ，４９Ｂにより覆われることを特徴とする半導体装置。 （もっと読む）

【課題】分離領域の微細化およびチップサイズの小型化または高集積化を実現する分離構造の提供。
【解決手段】分離領域１３をｐ型半導体基板１のｎ−型半導体層２の境界付近に設けた不純物拡散領域からなる第１分離領域１３１と、第１分離領域１３１上の第２分離領域１３２から構成とする。第２分離領域１３２は、トレンチ１３２ａとトレンチ１３２ａに埋め込まれた充填材１３２ｂを有し、構造充填材１３２ｂを絶縁膜とすることで、素子領域が形成されるｎ−型半導体層表面の分離領域（第２分離領域１３２）の占有面積を縮小できる。 （もっと読む）

【解決手段】
半導体デバイスにおいて、デバイスの基板を通って延びるスルホールビアが炭素含有材質に基いて形成されてよく、それにより高温プロセスに対する優れた適合性がもたらされる一方で、ドープされた半導体材質等と比較して優れた電気的な性能ももたらされる。従って幾つかの例示的な実施形態では、スルホールビアは臨界的な回路要素を形成するために用いられる任意のプロセスステップに先立ち形成されてよく、それにより対応する半導体デバイスのデバイスレベルに対するスルホールビア構造の任意の干渉を実質的に回避することができる。その結果、高度に効果的な三次元集積化スキームを実現することができる。 （もっと読む）

【課題】ＳＯＩデバイスを含み、且つ貫通電極を有するＷ−ＣＳＰ構造の半導体装置において、パッケージサイズの拡大や製造プロセスの変更を伴うことなくＳＯＩ基板のシリコン基板層の電位固定を行うことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体基板層と表面に半導体素子が形成された半導体層との間に絶縁層を有するＳＯＩ基板と、半導体基板層の表面に絶縁膜を介して設けられて半導体素子に電気的に接続された少なくとも１つの外部端子と、を含む半導体装置であり、絶縁膜を貫通し、半導体基板層に電気的に接続された導電膜からなるコンタクト部と、半導体基板層の表面上に絶縁膜を介して設けられてコンタクト部に接続された電位固定用電極と、を含む。 （もっと読む）

基板を処理するための方法および装置が提供される。基板上に多孔性誘電体層が形成される。いくつかの実施形態では、誘電体を緻密な誘電体層によって覆うことができる。誘電体層がパターン形成され、基板の上に緻密な誘電体層が共形的に堆積される。緻密な共形の誘電体層は、多孔性誘電体層の孔を、孔に浸入する可能性がある化学種と接触しないように密封する。緻密な共形の封孔誘電体層の、フィールド領域とパターン開口部の底部とを覆う部分が、指向性の選択的なエッチングによって除去される。
（もっと読む）

【課題】半導体チップの基板を貫通するプラグにおいて、微細になるとプラグに接続する電極との接続抵抗が大きくなる、またリーク電流が大きくなる、あるいは絶縁破壊やストレスマイグレーションが生じる、という問題があった。これらの問題の生じにくい貫通プラグの製造方法を提供する。
【解決手段】半導体基板１００の表面に設けられた電極パッド４００と、基板裏面に設けられた接続電極３８０とを電気的に接続する貫通プラグ３５０の端部が、電極パッドおよび接続電極に部分的に食い込んだ構造とする。および、半導体基板から貫通プラグを絶縁する絶縁分離部２１０が、半導体基板表面側の絶縁膜２０５に部分的に食い込んだ構造とする。 （もっと読む）

【課題】回路パターンの表面における酸化膜、及び、貫通孔内におけるボイドの発生を抑制した回路基板、電子デバイス及びそれらの製造方法を提供すること。
【解決手段】回路パターン２は、基板１の厚み方向の一面に設けられている。貫通電極３は、基板１に設けられた貫通孔３０の内部に充填され、一端が回路パターン２に接合されている。回路パターン２及び貫通電極３は、それぞれ、貴金属成分（Ａｕ成分）を含有する領域ＡＬ１、ＡＬ２を有し、領域ＡＬ１、ＡＬ２によって互いに接合されている。 （もっと読む）

【課題】配線層の表面を被覆する配線保護膜の設計厚みを小さくし、配線層とセルフアラインプロセスで形成されるビアプラグの間隔を縮小し、半導体装置を微細化する。
【解決手段】キャップ層１６及びサイドウオール層１７から成る保護膜で被覆された配線層１５の上部に、配線層１５と同じレイアウトパターンで延びるダミーマスク層２０、２１を形成する。ビアプラグ２２を、配線層１５及びその保護膜１６、１７と自己整合的に形成するセルフアラインプロセスに際して、エッチングされるキャップ層１６の膜厚を小さくし、ビアプラグ２２の設計間隔を縮小することで、半導体装置１０を微細化する。 （もっと読む）