【課題】研削時の半導体ウェーハの高温加熱及びクラックの発生を防止し、且つ保護樹脂を損傷させずに半導体チップの各側面に形成する。
【解決手段】半導体ウェーハ(1)の一方の主面(1a)に格子状の複数の第１の溝(4)を形成し、半導体ウェーハ(1)の他方の主面(1b)に向かって第１の溝(4)より幅細の第２の溝(30)を第１の溝(4)の底部(4a)に形成する。その後、第１の溝(4)内に粘性のある保護樹脂(6)を充填して、保護樹脂(6)により第２の溝(30)を覆って空洞部(7)を形成する。半導体ウェーハ(1)を加熱して、保護樹脂(6)を硬化させ、第１の溝(4)と第２の溝(30)との境界面又は境界面に到達する手前まで半導体ウェーハ(1)の他方の主面(1b)を研削し、分割線(D)に沿って保護樹脂(6)を切断することにより、複数の半導体チップ(3)が得られる。 （もっと読む）

【課題】研削時の半導体ウェーハの高温加熱及びクラックの発生を防止し、且つ損傷のない十分な厚さの保護樹脂を半導体チップの各側面に形成する。
【解決手段】半導体ウェーハ(1)の一方の主面(1a)に複数の溝(4)を格子状に形成し、溝(4)内の一定深さに水溶性で液状の被覆樹脂(5)を供給した後、疎水性で液状の保護樹脂(6)を被覆樹脂(5)の上から溝(4)内に充填する。次に、溝(4)を含む半導体ウェーハ(1)の他方の主面(1b)に純水を供給しながら、被覆樹脂(5)に達するまで半導体ウェーハ(1)の他方の主面(1b)を研削すると共に、溝(4)内に残留する被覆樹脂(5)を除去する。その後、保護樹脂(6)の中央に沿って保護樹脂(6)を切断して、保護樹脂(6)により側面(3c)が夫々被覆された複数の半導体チップ(3)に分割する。 （もっと読む）

【課題】半導体装置への電荷の蓄積を層間の剥離を防止しつつ軽減する。
【解決手段】半導体装置の製造方法は、支持基板１２の上面１２ａに設けられている中間絶縁層１４、及び中間絶縁層上に設けられているシリコン層１６を有するウエハ１０を準備する工程と、ウエハの周辺領域であるウエハエッジ領域２４の、中間絶縁層及びシリコン層を除去して側壁部３０Ｂを形成し、かつウエハエッジ領域に、支持基板の上面の一部領域が露出してなる表面部３０ａを形成する工程と、表面部及び側壁部、並びに残存しているシリコン層を覆う前駆保護膜４０Ｘを形成する工程と、前駆保護膜をパターニングして、側壁部及び表面部の一部分を一体として覆い、かつシリコン層の表面を露出させる保護膜４０を形成する工程とを含む。 （もっと読む）

【課題】貫通孔を有するシリコンウエハの貫通孔にオーバーハング形状や内部ボイドがなくめっきを充填する方法を提供すること。
【解決手段】シリコンウエハ内の貫通孔開口部と同位置に開口部を有するプレートを一定の距離をおいてシリコンウエハの貫通孔開口部にプレート開口部を合わせて、めっき電極側に向けて配置してめっきを行う。プレート開口径は貫通孔開口径より少し小さくする。プレート開口径と貫通孔開口径Ｒの差を２ｘとしたとき、ｘ／Ｒを0.1〜0.3、シリコンウエハとプレートの距離を0.05ｍｍ〜1.0ｍｍとしたときに、前記課題を実現できる。プレートは、多孔質セラミックのような絶縁体でかつ多孔質材料が望ましく、シリコンウエハ表面のめっき成長も抑制できる。 （もっと読む）

基板貫通バイア（７５）を作製する方法であって、バイアは基板（５）の裏面からＳＴＩ（１４）またはＰＭＤ（１３）までエッチングされる。金属１コンタクトパッド（５５）と基板貫通バイア（７５）との間の追加のコンタクト（５０）は、基板貫通バイア（７５）と半導体チップ（１１）のバックエンドオブライン（３）との間のコンタクトを実現するために作製される。
（もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面には第１のパッシベーション膜７が設けられている。そして、第１のパッシベーション膜７および低誘電率膜配線積層構造部３の側面は第２のパッシベーション膜９によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。 （もっと読む）

【課題】貫通電極を有する半導体装置の製造コストを低減することのできる技術を提供する。
【解決手段】半導体基板４を貫通するリング状の溝部１４を半導体基板４の裏面側から形成し、リング状の溝部１４の内部と半導体基板４の裏面に絶縁膜７を形成した後、リング状の溝部１４の内側の絶縁膜７および半導体基板４に、貫通孔５を半導体基板４の裏面側から形成し、半導体基板４の表面に形成された表面保護絶縁膜２を貫通孔５の底面に露出させる。続いて、貫通孔５の底面に露出する表面保護絶縁膜２を除去して開口部６を形成し、素子面電極３を露出させた後、素子面電極３に接続するコンタクト電極９を貫通孔５および開口部６の内壁に形成し、コンタクト電極９と同一層からなるパッド電極９ａを半導体基板４の裏面に形成する。 （もっと読む）

【課題】微細化されたセル構造などの半導体装置において、容量コンタクトの接触抵抗を増大させることなく、ビットコンタクトと容量コンタクトのように２つの高さの異なるコンタクトが近接する場合に、その目合わせずれによるショートを防止する構造及びその製造方法を提供する。
【解決手段】少なくとも１層の層間膜３を共有し、少なくとも第１のコンタクト４と該第１のコンタクトよりも高い第２のコンタクト６が近接して配置された半導体装置において、前記第１のコンタクト４の上面が該第１のコンタクトの形成される層間膜３に対しリセス構造を成し、該リセス内に前記第１のコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォール９を有することを特徴とする。 （もっと読む）

【課題】小型で駆動力が高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１において、シリコン基板２のｐＭＯＳ領域ＲｐにｐＭＯＳ８を形成し、ｎＭＯＳ領域ＲｎにｎＭＯＳ９を形成する。次に、ｐＭＯＳ領域Ｒｐを覆うように、内部に圧縮応力が生じている圧縮応力膜１１を形成し、圧縮応力膜１１におけるｎＭＯＳ領域Ｒｎ側の端側面上に緩衝膜１３を形成し、ｎＭＯＳ領域Ｒｎ、圧縮応力膜１１の端部、及び緩衝膜１３を覆うように、内部に引張応力が生じている引張応力膜１２を形成する。緩衝膜１３は、その内部応力の大きさが圧縮応力膜１１の圧縮応力の大きさ及び引張応力膜１２の引張応力の大きさよりも小さい膜とする。 （もっと読む）

【課題】貫通孔内に配した保護部に起因する応力が小さく、接続信頼性の向上した半導体装置を提供する。
【解決手段】機能素子１１を一面に配した半導体基板１２、半導体基板１２の一面にあって、機能素子１１と電気的に接続して配した電極１４、半導体基板１２の他面から電極１４に向けて設けた貫通孔１２ａ、機能素子１１の配した領域を除く半導体基板１２の一面、及び他面と、貫通孔１２ａを覆うように配した絶縁層１３、並びに半導体基板１２の他面側に絶縁層１３を介して配し、かつ貫通孔１２ａを覆うように配した導電部１５、から少なくともなる半導体装置であって、導電部１５に沿って貫通孔１２ａ内に配した第一保護部１６と、半導体基板１２の他面側にあって、絶縁層１３、導電部１５、及び第一保護部１６を覆うように配した第二保護部１７とで囲まれる間隙１６ａを、貫通孔１２ａ内の少なくとも電極近傍に有することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】より微細な配線が形成された半導体装置を容易に製造する方法を提供する。
【解決手段】半導体基板上に導電性膜を形成する工程と、前記導電性膜上に犠牲膜を形成する工程と、前記犠牲膜をパターニングする工程と、パターニングされた前記犠牲膜の側面に、サイドウォールを形成する工程と、パターニングされた前記犠牲膜を除去する工程と、前記サイドウォールをマスクとして用いて前記導電性膜をパターニングして、配線を形成する工程とを有する方法により、半導体装置を製造する。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。 （もっと読む）

【課題】対向配置されたウエハ間において電極部同士の接続されない部分が発生しにくい半導体装置を提供する。
【解決手段】貫通配線部９とバンプ２６とが電気的に接続されることにより複数のウエハ間接続部３０ｃが形成されて所望の半導体回路が形成されている半導体装置において、ウエハ間接続部３０ｃが、隣接する別のウエハ間接続部３０ｃと絶縁されたものであり、バンプ２６の貼り合わせ面３０ｂにおける平面形状が、貼り合わされるウエハ同士の位置合わせを行う際の位置合わせマージン寸法の幅で、ウエハ１ＷＡに設けられた貫通配線部９の貼り合わせ面３０ａにおける面積の半分が重なり合う平面形状を取り囲んでなる位置合わせマージン形状よりも大きいものである半導体装置とする。 （もっと読む）

【課題】貫通電極を備えた配線基板において、貫通孔側壁直下への応力集中を緩和すると共に、貫通孔側壁への応力を低減して、貫通電極と配線部との電気的な接続信頼性を向上させる配線基板を提供する。
【解決手段】本発明の配線基板１０は、基板１１の一方の面１１ａに配された第一導電部１３と、前記基板の他方の面１１ｂから前記第一導電部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔１４と、前記貫通孔内の側壁及び露呈された前記第一導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一導電部と電気的に接続される第二導電部１５と、を少なくとも備える。この貫通孔は、その側壁が深さ方向に多面をなし、該貫通孔の底部において、前記第一導電部と接続される前記第二導電部の部分が、他の部分よりも厚くなっている。 （もっと読む）

【課題】スイッチング回路に用いられる、高速スイッチングが可能な絶縁ゲート型トランジスタであって、スイッチングノイズを抑制した、小型で安価な絶縁ゲート型トランジスタを提供する。
【解決手段】半導体基板１０に形成された絶縁ゲート型トランジスタ１０１であって、半導体基板１０上に形成された絶縁ゲート型トランジスタ１０１のソース配線Ｈ１ｓ，Ｈ２ｓおよびドレイン配線Ｈ１ｄ〜Ｈ３ｄの少なくとも一方の配線に、経路延長配線パターンＨＰａによるインダクタンスＬａが付加されてなる絶縁ゲート型トランジスタ１０１とする。 （もっと読む）

【課題】 本発明は、支持体と接着層との間の耐湿性を向上させることで、半導体装置の信頼性を向上させる。
【解決手段】 本発明の半導体装置は、半導体素子上に形成された第１の絶縁膜２と、前記第１の絶縁膜２上に形成された第１の配線３と、前記半導体素子上に接着層７を介して接着された支持体８と、前記半導体素子の裏面から側面及び前記接着層７の側面を覆う第３の絶縁膜１１と、前記第１の配線３に接続され、前記第３の絶縁膜１１を介して前記半導体素子の裏面に延在する第２の配線１２と、前記第２の配線１２上に形成された保護膜１３と、を有することを特徴とする。 （もっと読む）

【課題】半導体基板の深層にまで至る深い孔を有する半導体装置であれ、通常の半導体プロセスを通じて製造することのできる半導体装置の製造方法及びこの製法によって製造された半導体装置を提供する。
【解決手段】当該半導体装置の製造方法は、半導体基板１０に半導体素子を作製する素子作製工程と、当該半導体装置の構成要素として、所望の位置で開口するＬＯＣＯＳ酸化膜１２を半導体基板１２の表面ＲＳに形成する層間膜形成工程とを備える。孔形成工程では、層間膜形成工程にて形成されたＬＯＣＯＳ酸化膜１２をエッチングマスクとして利用して、半導体基板１０の表面ＲＳから該半導体基板１０の深層に至る孔１１ａを形成する孔形成工程を備える。 （もっと読む）

【課題】複数の横型ＤＭＯＳ素子を備える構成において、ＥＳＤ耐量を向上できる半導体装置を提供する。
【解決手段】ＬＤＭＯＳ素子を複数備えた半導体装置であって、半導体基板における複数のＬＤＭＯＳ素子の形成領域として、半導体層とともに、半導体層のウェル形成面とは反対の面上に、半導体層よりも不純物濃度の高い第１導電型の高濃度層が形成され、半導体基板におけるゲート電極形成面の裏面であって、少なくとも高濃度層の半導体層との境界とは反対の表面全面にドレイン電極が直接形成され、ドレイン電極と複数のドレイン領域とが、それぞれ電気的に接続されている。 （もっと読む）

【課題】金属からなる層間配線を容易に形成できる三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスを提供する。
【解決手段】この製造方法は、シリコン基板８０の表面８０ａに有底の穴８２を形成する穴形成工程と、犠牲材料８５により穴８２を埋め込む埋込工程と、集積回路層９０をシリコン基板８０の表面８０ａに形成する集積回路形成工程と、シリコン基板８０の裏面８０ｂよりシリコン基板８０を薄化することにより、穴８２を貫通させると共にシリコン基板８０の裏面８０ｂから犠牲材料８５の一部を露出させる薄化工程と、犠牲材料８５を除去して金属材料を埋め込むことにより層間配線を形成する配線形成工程と、シリコン基板８０を他の基板上に積み重ね、集積回路層９０の回路と他の基板上の回路とを層間配線を介して電気的に接続する積層工程とを備える。 （もっと読む）

【課題】配線構造体内に空隙を生成するための新規な方法を提供する。
【解決手段】基板上に配置されると共に互いに空隙によって分離された導電体からなる少なくとも１つのレベルの配線を含み、電気絶縁材料層が前記配線のレベルを覆う、集積回路用のダマシンタイプの電気配線の構造体を製造する方法であって、前記方法は、基板上に犠牲材料層を堆積する段階と、導電体に対応するパターンを有して犠牲材料層をエッチングする段階と、犠牲材料層のエッチングされた表面に、犠牲材料を分解することができる攻撃剤に対して透過性の材料で膜層を堆積する段階と、攻撃剤を用いて犠牲材料を分解する段階であって、空隙が分解された犠牲材料の位置に形成されるような段階と、空隙によって分離された導電体を得るために、エッチングされたパターンに導電体を形成する段階と、得られた配線のレベルを覆うために、電気絶縁材料層を堆積する段階と、からなる段階を含む方法。 （もっと読む）