【課題】任意の配線設計に適用でき、高精度な抵抗比を有する２個の抵抗体を備えた小型の半導体装置を提供する。
【解決手段】抵抗体Ｒ１ｆ，Ｒ２ｆの長さをＬ、配線４ａ，４ｂの直上にある抵抗体Ｒ１ｆ，Ｒ２ｆの外辺の長さを配線上長さＨ、外辺配線被覆率Ｖを、Ｖ＝Ｈ／２Ｌで定義したとき、２個の抵抗体Ｒ１ｆ，Ｒ２ｆのうち少なくとも外辺配線被覆率Ｖの小さい抵抗体Ｒ２ｆの下方において、配線４ａ，４ｂと同じ配線層から形成された反射補正パッドＰａ，Ｐｂが、外辺の直下に配置されてなり、反射補正パッドＰａ，Ｐｂの直上にある抵抗体Ｒ２ｆの外辺の長さを補正パッド上長さＰとし、抵抗体Ｒ１ｆ，Ｒ２ｆの外辺配線層被覆率Ｗを、Ｗ＝（Ｈ＋Ｐ）／２Ｌで定義したとき、２個の抵抗体Ｒ１ｆ，Ｒ２ｆについて、外辺配線層被覆率Ｗの差が、記外辺配線被覆率Ｖの差より小さく設定されてなる半導体装置１００とする。 （もっと読む）

【課題】抵抗値が制御されることができる抵抗素子を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１と、絶縁膜１４ｂと、半導体素子と、抵抗素子４ｔとを有する。絶縁膜１４ｂは半導体基板１０１の少なくとも一部を被覆している。半導体素子は、半導体基板１０１の一部からなるチャネル領域と、電極とを有する。抵抗素子４ｔは、電極を流れる電流に対する抵抗となるように電極と電気的に接続され、かつ絶縁膜１４ｂを介して半導体基板１０１上に設けられている。抵抗素子４ｔは半導体領域を含む。半導体基板１０１と抵抗素子４ｔとの間の電位差により半導体領域に空乏層が生じる。 （もっと読む）

【課題】次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路について、ツェナーダイオードの製造ばらつき等が出力定電圧の温度特性に及ぼす影響を低減する。また、当該出力定電圧の温度特性の平坦性を向上する。また、回路規模の増大を抑制しつつ優れた起動性、応答性および安定性を実現する。
【解決手段】分圧回路３３２は直列接続されたダイオード３０４，３０６，３０８に対して並列的に設けられている。分圧回路３３２の低電位側接続点ｙの電圧は正の温度特性を示し、分圧回路３３２の高電位側接続点ｘの電圧は負の温度特性を示す。分圧点ｚにおける定電圧Ｖ０が平坦な温度特性を持つように分圧抵抗３１６，３１８の抵抗値が設定されている。分圧回路３３２の分圧点ｚは、フィードバックループに接続されることなく次段回路へ接続されることにより、次段回路へ定電圧Ｖ０を出力する。 （もっと読む）

【課題】抵抗Ｒと抵抗２Ｒとの抵抗比を１：２に近付けることにより、Ｄ／Ａ変換精度の悪化を抑制することを可能にするＲ−２Ｒラダー抵抗回路、そのＲ−２Ｒラダー抵抗回路を備えるＤ／Ａ変換器及びＲ−２Ｒラダー抵抗回路の製造方法を提供すること
【解決手段】本発明にかかるＲ−２Ｒラダー抵抗回路１０は、１ビットに対応する抵抗値Ｒの第１抵抗及び抵抗値２Ｒの第２抵抗を備える。第１抵抗及び第２抵抗は、１列に並んでいる複数の単位抵抗により構成される。Ｒ−２Ｒラダー抵抗回路１０は、前記複数の単位抵抗が並設されて構成されており、第１抵抗に含まれる単位抵抗１３１がＲ−２Ｒラダー抵抗回路１０の一端に配置され、単位抵抗１３１と第１抵抗に含まれる単位抵抗１３２との間に第２抵抗に含まれる単位抵抗１２１〜１２４が配置されている。 （もっと読む）

【課題】低消費電力で、かつ、発生する電圧に依存することなく消費電力が一定している電圧調整回路を提供する。
【解決手段】半導体基板上に形成され、発生する電圧を調整するための回路であって、直列に接続された複数の抵抗体（抵抗１１、１２、１３ａ〜１３ｆ）と、複数の抵抗体の接続点のそれぞれに一端が接続され、他端がお互いに共通に接続された第１組の複数のヒューズ３１ａ〜３１ｇと、共通に接続された第１組の複数のヒューズ３１ａ〜３１ｇの他端に接続された第１の出力端子２とを備える。 （もっと読む）

【課題】縦構造キャパシタの剥離を防止し、チップサイズの増加を抑制した半導体装置を提供する。
【解決手段】半導体装置には、第１の回路の機能素子として使用される第１の縦構造キャパシタと、第２の回路の機能素子として使用され、第１の縦構造キャパシタよりも容量値の大きい第２の縦構造キャパシタと、が含まれている。半導体装置では、第１の縦構造キャパシタを、第２の縦構造キャパシタに隣接、又は、包含させるようにレイアウトする。 （もっと読む）

【課題】ＳｉＰのチップ間を接続するための端子数が増加する。
【解決手段】パッケージ内部に第１の半導体チップと第２の半導体チップが集積される半導体集積回路であって、前記第１の半導体チップは、第１の通信部と、複数のアナログ回路とを備え、前記第２の半導体チップは、第２の通信部と、前記複数のアナログ回路の特性調整用データを格納するメモリ部とを備え、前記第１の通信部と前記第２の通信部とがシリアルデータ通信線で接続され、前記シリアルデータ線を経由して前記第１の半導体チップが備える複数のアナログ回路の特性調整用データをそれぞれ複数のアナログ回路に転送する半導体集積回路。 （もっと読む）

【課題】所定の電圧値の検出に適した電気回路とその製造方法を提供する。
【解決手段】コンパレーターと、基準電圧生成回路と、第１の電源との接続側に設けられた第１のヒューズを有する第１のユニットと、第２の電源との接続側に設けられた第２のヒューズを有する第２のユニットと、を含み、前記第１のユニットと前記第２のユニットとが縦列接続され、前記第１の電圧は前記第１のユニットと前記第２のユニットとの間の所定の位置における電圧であり、前記基準電圧生成回路は、前記第１の電源及び前記第２の電源から前記基準電圧を生成し、前記第１のヒューズ及び前記第２のヒューズを切断しない状態で前記コンパレーターの出力が変化するときの前記第１の電源の電圧を測定する第１の工程と、前記第１の工程における測定結果に基づき、前記第１のヒューズ及び前記第２のヒューズの切断を行う第２の工程と、を有する。 （もっと読む）

【課題】ヒューズを切断するための電流を入力する専用の端子を必要としないトリミング回路及び半導体装置を提供する。
【解決手段】内部回路の外部端子であるパッドに接続された入力端子と、電源端子と出力端子との間に設けられたヒューズと、入力端子と出力端子との間に設けられたダイオードと、を備え、パッドにダイオードが順方向バイアスになるように電圧を印加して、トリミング回路のトリミングを行うように構成した。 （もっと読む）

【課題】抵抗素子を有する半導体装置に関し、集積度を低下することなく低消費電力化と高い回路精度とを実現しうる半導体装置を提供する。
【解決手段】半導体材料により形成された複数の抵抗素子と、複数の抵抗素子の近傍に配置された加熱用抵抗素子と、対向する２つの接続ノード間に加熱用抵抗素子が接続され、対向する他の２つの接続ノード間に電源線が接続された抵抗ブリッジ回路とを有する。 （もっと読む）

【課題】熱処理機構を用いて基板を所定の温度に熱処理する熱処理装置において、前記熱処理機構の温度を簡易な方法で適切に校正する。
【解決手段】温度校正装置の温度検査治具１０は、熱処理板上に載置される被処理ウェハ７０と、被処理ウェハ７０上に設けられた複数のホイートストンブリッジ回路７１とを有している。ホイートストンブリッジ回路７１は、温度変化に応じて抵抗値が変化する４つの測温抵抗体７２と、接触子４１が接触する４つのコンタクトパッド７３と有している。温度校正装置の制御部では、ホイートストンブリッジ回路７１が平衡状態となるように、すなわちホイートストンブリッジ回路７１のオフセット電圧がゼロになるように、熱処理板の温度を調節する。 （もっと読む）

【課題】無駄な電流や信号の歪み等を発生させることなく、抵抗素子層の電位と、その周辺の半導体基板や電源線、信号線等の電位との電位差によって抵抗素子層の抵抗値が変化してしまうことを抑えることのできる半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールを提供する。
【解決手段】抵抗素子層１３は、抵抗値変化係数Ｋ１，Ｋ２によって、正極領域である領域１３Ａと負極領域である領域１３Ｂとに分かれている。基準位置ｏから領域１３Ａの中心位置ａ又は領域１３Ｂの中心位置ｂまでの間の抵抗値を量とする指標値ｒ１，ｒ２と、当該抵抗値Ｒ１，Ｒ２と、抵抗値変化係数Ｋ１，Ｋ２との積の総和が零になるように形成される。つまり、領域１３Ａの抵抗値変化成分ｄＲ１と領域１３Ｂの抵抗値変化成分ｄＲ２とを相殺して、抵抗素子層１３の抵抗値が変化してしまうのを抑えることができる。 （もっと読む）

【課題】半導体装置の信頼性を確保する。
【解決手段】基板と、基板に埋め込まれ、複数の開口部を有する絶縁膜と、複数の開口部内に位置する基板に設けられた複数のダミー拡散層２０と、抵抗素子形成領域４０において、平面視でダミー拡散層２０と重ならないように絶縁膜上に設けられ、かつ第１方向に延伸する複数の抵抗素子１０と、抵抗素子形成領域４０において、絶縁膜上およびダミー拡散層２０上に設けられ、かつ第１方向に延伸する複数のダミー抵抗素子１２と、を備え、ダミー抵抗素子１２は、平面視で、第１方向と基板に水平な面内において垂直な第２方向に並ぶ少なくとも二つのダミー拡散層２０と重なっている。 （もっと読む）

【課題】占有面積の小さい抵抗体を有する半導体装置を提供する。
【解決手段】半導体基板上のフィールド酸化膜の上に導電性多結晶シリコンを形成し、その上を覆う絶縁膜に多結晶シリコン５に達するコンタクトホールを形成する。コンタクトホールの中にはタングステンサイドウォール９、シリコン酸化膜サイドウォール１０、抵抗体１１があり、抵抗体の上には電極１２を配置することで上下方向に縦長の抵抗体１１とする。 （もっと読む）

【課題】スイッチ素子のオン抵抗の影響を排除することにより、トリミングの誤差が特定の条件において大きくなることを回避することができる抵抗分割回路、さらには精度がよい電圧検出回路を提供する。
【解決手段】直列接続した抵抗値に重み付けをした複数の抵抗素子と、抵抗素子とそれぞれ並列に接続されたスイッチ素子とを備えた抵抗分割回路で、対応する抵抗素子の抵抗値とスイッチ素子がショート状態のときの抵抗値との比を一定となるように構成した。 （もっと読む）

【課題】膜厚のばらつきに起因する抵抗値の変動を抑制し、より高精度な抵抗素子を提供する。
【解決手段】第１膜厚（Ｔ１）（Ｈ１）で形成され、第１幅（Ｗ１）を有する抵抗素子第１部分（２）と、第１膜厚（Ｔ１）（Ｈ１）で形成され、第１幅（Ｗ１）に依存して決定する第２幅（Ｗ２）を有する抵抗素子第２部分（３）とを具備する抵抗素子を構成する。ここにおいて、第１幅（Ｗ１）と第２幅（Ｗ２）との和は一定である。また、抵抗素子第１部分（２）は、抵抗素子第１部分（２）の底面からの高さが第１高さ（Ｈ１）となる位置に、抵抗素子第１部分（２）の上面を有する。また、抵抗素子第２部分（３）は、抵抗素子第１部分（２）の底面を含む面からの高さが第１高さ（Ｈ１）となる位置に、抵抗素子第２部分（３）の上面を有する。そして、抵抗素子第１部分（２）と抵抗素子第２部分（３）とは、接続部を介して互いに接続されている。 （もっと読む）

【課題】アナログオプション回路を備えた半導体集積回路（Ａ／Ｄ変換）を構成する抵抗を、簡便かつ大面積を専有されることなく作成する製造方法、及びその製造方法により作成されるＡＤ変換回路を提供する。
【解決手段】高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較する電圧比較部とを含むＡ／Ｄ変換回路において、
前記抵抗が有機材料で形成されていることを特徴とする。 （もっと読む）

【課題】複数の基準電位を要する半導体装置、及び半導体装置の駆動において、より消費電力を軽減する。
【解決手段】電源線に直列に接続された複数の抵抗素子により、電源線に供給された電位を抵抗分割し、電源線と電気的に接続するスイッチトランジスタを介して所望の分割された電位を出力する電位分割回路を有する半導体装置であり、スイッチトランジスタのドレイン端子は出力側の回路に設けられたトランジスタのゲート端子（又は容量素子の一方の端子）と電気的に接続しノードを構成する。 （もっと読む）

【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。
【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。 （もっと読む）