【課題】容量値及びその変化量が大きく且つＱ値の高い可変容量素子を備える半導体装置及びその製造方法を実現する。
【解決手段】半導体装置は、可変容量素子を備え、当該可変容量素子は、半導体基板１１上に形成された下部電極１３と、下部電極１３上に形成された容量絶縁膜１４と、容量絶縁膜１４上に形成された上部電極１５とを備える。上部電極１５は、容量絶縁膜１４上に位置する低濃度不純物層１５ａと、低濃度不純物層１５ａ上に位置し且つ低濃度不純物層１５ａよりも不純物濃度が高い高濃度不純物層１５ｂとを有する。 （もっと読む）

【課題】 回路の小型化と消費電力の低減が可能な可変容量装置を提供する。
【解決手段】 容量検出回路３１は、可変容量素子２の駆動容量Ｃ1のキャパシタンス値に応じた検出信号Ｓxと、基準となる基準信号Ｓyとを出力する。駆動電圧制御回路２１は、検出信号Ｓxと基準信号Ｓyとを比較し、この比較結果に応じて駆動電圧Ｖcontを制御し、駆動容量Ｃ1を増加または減少させる。駆動容量Ｃ1の一端側には駆動電圧Ｖcontが印加され、他端側には容量検出回路３１の検出用電流回路３３から検出用電流Ｉcontが周期的に入力される。このため、駆動容量Ｃ1が検出用電流回路３３に接続されると、駆動容量Ｃ1のキャパシタンス値と検出用電流Ｉcontの大きさとに応じて、駆動容量Ｃ1の他端側の電圧が上昇し、この電圧に応じた検出信号Ｓxが出力される。 （もっと読む）

【課題】今後ますます増加するトランジスタの閾値のばらつきに対して、高速に動作させることができる集積回路を提供する。
【解決手段】集積回路１は、電流制御型のＭＯＳ電流論理回路１０と、電流制御型のＭＯＳ電流論理回路１０の定電流用ＭＯＳＦＥＴ１６に接続される可変抵抗素子２０と、電流制御型のＭＯＳ電流論理回路１０の閾値のばらつきにより生じる出力基準電圧の変動△Ｖ_Ｂを検出するアンプ２２と、可変抵抗素子２０の抵抗値を書き込む回路３４と、を備えている。電流制御型のＭＯＳ電流論理回路１０の基準電圧Ｖ_Ｂと出力信号との差がアンプ２２によって検出され、可変抵抗素子２０の抵抗が書き込み回路３４によって書き込まれる。回路を構成するトランジスタの閾値がばらついても、集積回路１は高速且つ安定に動作する。 （もっと読む）

【課題】様々なオン抵抗の素子を容易に製造することができる半導体装置、半導体集合部材及び半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、素子部と、第１の電極部と、第２の電極部と、延出部と、を備える。素子部は、基板に設けられる。第１の電極部は、素子部の上に設けられ、素子部と導通する。第２の電極部は、素子部の上において第１の電極部と離間して設けられ、素子部と導通する。延出部は、素子部の上に設けられ、第１の電極部及び第２の電極部の周縁部から基板の周縁部に向けて延出して設けられる。 （もっと読む）

【課題】 制御端子が浮遊状態になると、予期しないリーク電流などにより電極に電荷が蓄積され、電極の電位が変動し、スイッチが誤動作してしまう可能性がある。
【解決手段】 クーロン力により湾曲させることで第１の信号電極と第２の信号電極とを接触または分離することが可能な架橋部と、前記架橋部を制御するための制御端子とを有するスイッチ素子と、前記制御端子に接続された第１の不揮発性半導体素子と、前記制御端子および前記第１の不揮発性半導体素子に接続された第２の不揮発性半導体素子とを備える。 （もっと読む）

【課題】可変ゲート電界効果トランジスタ（ＦＥＴ）及びこのＦＥＴを備える電気電子装置を提供する。
【解決手段】熱によるＦＥＴのソース及びドレイン間の電流減少の問題を効果的に解決し、またＦＥＴの温度を低めることができる可変ゲートＦＥＴ及びこのＦＥＴを備える電気電子装置を提供し、可変ゲートＦＥＴは、ＦＥＴと、ＦＥＴの表面または発熱部分に取り付けられ、回路的には、ＦＥＴのゲート端子に連結されておりゲート端子の電圧を変化させるゲート制御素子と、を備え、ＦＥＴの温度が所定温度以上に上昇しているときに、ゲート制御素子が、ゲート端子の電圧を変化させて、ＦＥＴのソース及びドレイン間のチャンネル電流を制御する。 （もっと読む）

【課題】製造工程のばらつきによる誤差を考慮したトリミングコードの設定を容易に行うことができるようにする。
【解決手段】半導体装置は、被調整電源１の出力電圧Ｖａを調整するトリミングコードＴＭＲＣ（＝ＴＭＲＣ１）を変化させながら発生し、被調整電源１の出力電圧Ｖａが目標電圧Ｖｔに対応する値となった場合のトリミングコードＴＭＲＣをトリミングコード記憶回路３に記憶し、記憶したトリミングコードＴＭＲＣ（＝ＴＭＲＣ２）に基づき被調整電源１の出力電圧Ｖａを設定する。 （もっと読む）

【課題】プロセス、電圧および温度による影響を受けることなく、書込電流を制御するトランジスタへ定電流に応じた内部電圧を供給する。
【解決手段】半導体装置は、第１および第２主電極ならびに制御電極を有する第１トランジスタと、この第１トランジスタの第１主電極の電圧が所定の電圧となるように第１トランジスタの第２主電極および制御電極間の電圧を制御する制御回路と、第１および第２主電極ならびに制御電極を有する第２トランジスタとを含む内部電圧発生回路を備える。第２トランジスタは、第２主電極および制御電極間が第１トランジスタの第２主電極および制御電極間の電圧でバイアスされる。 （もっと読む）

【課題】振動子の構造寸法のばらつきに起因する共振周波数の変動を抑制することのできる共振回路及びその製造方法を実現する。
【解決手段】本発明の共振回路３０は、基板と、該基板上に形成された固定電極１２、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極１３を有するＭＥＭＳレゾネータ１０と、該ＭＥＭＳレゾネータにバイアス電圧を印加するための電圧印加手段２０と、を具備し、前記電圧印加手段は、前記可動部を構成する層と同じ層で構成され、該層の厚みで抵抗値が変化する補償用抵抗Ｒ１１と、該補償用抵抗に接続され、前記可動部を構成する層と異なる構造で構成される基準抵抗Ｒ１２とを分圧抵抗とし、前記補償用抵抗と前記基準抵抗の接続点電位を前記ＭＥＭＳレゾネータの少なくとも一方の端子１０ｂに出力し、前記抵抗値の変化により前記層の厚みと正の相関を有する前記バイアス電圧を前記振動子に与える分圧回路を有する。 （もっと読む）

ＭＩＴ素子の自己発熱問題を解決できるＭＩＴ素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法を提供する。該自己発熱防止回路は、所定の臨界温度以上で急激なＭＩＴが発生し、電流駆動素子に連結されて電流のフローを制御するＭＩＴ素子と、ＭＩＴ素子に連結されて、ＭＩＴ以後にＭＩＴ素子の自己発熱を制御するトランジスタと、ＭＩＴ素子及びトランジスタに連結された抵抗素子と、を備える。
（もっと読む）

【課題】静電力を利用して容量を可変にしつつ、可変容量比を高める。
【解決手段】可動板１２は、基板１１に対して上下動し得るように板ばね部１４により支持される。可動板１２の上方に、基板１１に対して固定された固定板１３が配置される。基板１１上の固定側駆動電極３２が相対的に下で、板ばね部１４に設けられた可動側駆動電極３３が相対的に上に配置される。固定板１３に設けられた固定側容量電極３４が相対的に上で、可動板１２に設けられた可動側容量電極３１が相対的に下に配置される。これにより、駆動電極３２，３３間に生ずる静電力が可動電極３１，３４間の間隔が拡がる方向に生ずるように、電極３１〜３４が配置される。 （もっと読む）

【課題】基板との間の寄生容量を低減することができる高周波回路用容量素子を提供する。
【解決手段】コンデンサ２は、第１の電極と該第１の電極との間に容量を形成する第２の電極８とを有する。支持板３は、基板１とコンデンサ２との間を機械的に接続して、コンデンサ２を基板１から浮いた状態に支持する。コンデンサ２の端部と支持板３の端部とが機械的に接続されている。 （もっと読む）

【課題】制御される電流値の合わせ込みが可能で、比較的大きい電流を制御するものであっても組み立て前のウェハ検査を可能とする。
【解決手段】ＩＣ１１のチップ１２に、実使用時に使われるシャント抵抗Ｒｍよりも高抵抗のシャント抵抗Ｒｓを形成する。ウェハ検査ではスイッチ回路ＳＷ１、ＳＷ２をオフ、ＳＷ３、ＳＷ４をオンとし、制御信号生成回路１６にシャント抵抗Ｒｓの両端電圧を入力する。ＩＣ１１の実使用時にはスイッチ回路ＳＷ１、ＳＷ２をオン、ＳＷ３、ＳＷ４をオフとし、制御信号生成回路１６にシャント抵抗Ｒｍの両端電圧を入力する。ウェハ検査の結果、シャント抵抗Ｒｍの抵抗値が目標値に等しい場合、組み立て工程でパッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。シャント抵抗Ｒｍの抵抗値が目標値よりも高い場合、組み立て工程においてさらにパッドＰｓとリード電極Ｔｂを接続する。 （もっと読む）

【課題】アンテナ搭載ＩＣチップの小型化、低コスト化を図りつつ、共振周波数の適切な調整を行うことが可能な半導体装置とその製造方法を提供する。
【解決手段】電極３Ａを一方の面に有する半導体基板２の一面を覆うように絶縁樹脂層４を形成する。次いで、絶縁樹脂層４が形成された半導体基板２の上に、電極３Ａと整合する位置に開口部を形成し、前記電極３Ａを露出させる。次に、絶縁樹脂層４の上に、開口部の一つを通して一端５ａが電極３Ａと電気的に直接接続されるアンテナ本体５、及び図示しない他の開口部を介して一端６ａａ，６ｂａ，６ｃａが全て、図示しない他の電極と電気的に直接接続される、前記アンテナ本体５の長さを調整する長さの異なる複数の調整部６ａ，６ｂ，６ｃを有するアンテナ長調整用配線６をそれぞれ形成することにより、半導体装置１とする。 （もっと読む）

【課題】小さな駆動電圧で大きなコンタクト力が得られる半導体装置を提供する。
【解決手段】半導体装置は、弾性部材１５、第１，第２の電極２１，２２、圧電アクチュエータ１３及び静電アクチュエータ１２を備えている。弾性部材は、基板１０との間に空隙３５’を形成するように、一端がアンカー２７を介して固定されている。第１，第２の電極は、弾性部材の他端と基板にそれぞれ対向して配置される。圧電アクチュエータは、弾性部材の他端を基板に近づけるように変形させる。静電アクチュエータは、弾性部材内に配置された第３の電極と、第３の電極と対向するように基板上に配置された第４の電極とからなり、前記弾性部材の他端を前記基板に近づけるように変形させる。そして、圧電アクチュエータと静電アクチュエータの駆動によって第１の電極と第２の電極との距離が変化する。 （もっと読む）

【課題】 チップの仕上がり抵抗値次第でアセンブリ工程でボンディング位置を変更することにより製品仕様許容範囲よりもチップの製造ばらつきが大きい場合でも製造歩留を下げない半導体集積回路装置を提供する。
【解決手段】 直列接続された抵抗素子１１４−１１９及び接続パッド１０８−１１１を有する半導体集積回路チップと、チップが搭載され第１及び第２の外部端子１０４、１０５及びこれら外部端子の夫々に接続された第１及び第２の配線パターン１０６、１０７を有するパッケージ基板１０２とを備える。抵抗素子１１４の１端は、第１の配線パターン１０６にボンディングワイヤ１２１で接続される第１の接続パッド１０８に接続され、第１の抵抗素子の他端及び第１の抵抗素子以外の抵抗素子の端子のうちの１つは、接続パッド１０９−１１１の１つにボンディングワイヤ１１３により接続されている。 （もっと読む）

【課題】 印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供すること。
【解決手段】 直列に接続された第１の可変容量素子および第１の容量素子と、直列に接続された第２の可変容量素子および第２の容量素子とが、第１の可変容量素子の外側と第２の容量素子の外側とを第１接続点で接続し、第２の可変容量素子の外側と第１の容量素子の外側とを第２接続点で接続して並列に接続され、第１の可変容量素子および第１の容量素子の間と第２の可変容量素子および第２の容量素子の間とに第３の容量素子が接続され、第１接続点および第２接続点の間に第４の容量素子が接続されているとともに、第３の容量素子と第４の容量素子とが静電的に結合しており、第１の接続点および第２の接続点が端子に接続されていることを特徴とする可変容量コンデンサ。 （もっと読む）

【課題】
小型で且つ良好な容量変化の可能な高周波用の容量素子を構成する半導体装置を提供する。
【解決手段】
基板表面にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極をはさむように配されるソース・ドレイン領域と、前記基板にコンタクトするためのコンタクト拡散領域を備えたバックゲートとを具備し、ソースまたはドレイン領域とゲート電極との間、およびゲート電極とバックゲートとの間に印加される電圧を調整することにより、ゲート絶縁膜に蓄積される電荷を調整可能にしたＭＯＳ容量型半導体装置において、前記ソース・ドレイン間距離または、前記バックゲートと前記ゲート電極との間隔とが、前記印加される電圧の周期内に、電子または正孔が前記ゲート絶縁膜と基板との界面に蓄積されうるように決定される。 （もっと読む）