【課題】 半導体チップ上の領域を有効的に活用する。
【解決手段】 電源セル１０８、１１８は、矩形状の半導体チップ１００の角部Ｃ１、Ｃ２にそれぞれ配置される。電源セル１０８（１１８）のパッド１０８ａ（１１８ａ）には、電源電圧ＶＳＳ（ＶＤＤ）が供給される。電源セル１０８（１１８）の接続配線１０８ｂ（１１８ｂ）は、入出力セル領域ＣＡ１（ＣＡ２）内の電源配線ＶＳＹ１（ＶＳＹ２）および電源配線領域ＷＡ内の電源配線ＶＳＸ間を接続する。電源セル１０８（１１８）の接続配線１０８ｃ（１１８ｃ）は、入出力セル領域ＣＡ１（ＣＡ２）内の電源配線ＶＤＹ１（ＶＤＹ２）および電源配線領域ＷＡ内の電源配線ＶＤＸ間を接続する。電源セル１０８（１１８）の引出配線１０８ｄ（１１８ｄ）は、接続配線１０８ｂ（１１８ｃ）およびパッド１０８ａ（１１８ａ）間を接続する。 （もっと読む）

【課題】ワイヤショートを防止する装置の提供。
【解決手段】 中央部に集積回路が形成され、周辺部に第１の電極パッド２が列状に配置され、第２の電極パッド３が第１の電極パッド２より外側に並行して列状に設けられた半導体ペレット１において、第１の電極パッド２の列と第２の電極パッド３の列は間隔Ｃだけ離間させ、第１の電極パッド２は一定の間隔Ｐを有して配置され、それぞれの電極２，３は幅Ｓ１を有し、第２の電極パッドは幅Ｌの配線に接続され、幅Ｓ２（Ｐ＞Ｓ２＞Ｓ１＋Ｌ）を有し、半導体ペレット１の中心から引かれた線と半導体ペレット１の一片とのなす角θ（θ＜９０°）がθ＞ｔａｎ^-1（２Ｃ／（Ｐ−Ｓ１））の範囲内にある前記第２の電極パッド３は前記第１の電極パッド間の中央にその中心が位置するよう配置され、これ以外の第２の電極パッド３の中心は、第１の電極パッド２間の中央よりも半導体ペレット１の角部よりにずれて位置している。 （もっと読む）

【課題】 ゲート電極に繋がる配線に関し、アンテナ効果によるチャージングの影響を極力抑え、プラズマ処理を伴うウェハプロセスにおいても高信頼性が得られる半導体集積回路装置及び回路配線方法を提供する。
【解決手段】 配線部ＷＲ１はゲート電極１３引き出し用の縦方向優先配線部として、最終的な配線前の配線層１５３まで配線面積を最小限とする。これにより、アンテナ効果対策として最良の配線構造が得られる。一方、配線部ＷＲ２は、アンテナ効果対象外の配線パターンとして、配線部ＷＲ１との接続以外の実質的な回路配線を構成する広域配線部である。また、必須パターンとして配線部ＷＲ１近傍にパターン端部１５３Ｅを配する。配線部ＷＲ３は最終接続配線部である。すなわち、配線部ＷＲ１は、配線部ＷＲ３によってはじめて他の必要な素子回路（配線部ＷＲ２）と接続関係を持つことになる。 （もっと読む）

【課題】 本発明は、半導体チップの周辺部に集積された温度検知素子を用いて、半導体チップの中心部により近い温度を検知して、半導体チップが過熱しているかどうかを精度よく検出できる半導体装置を提供することを目的とする。
【解決手段】 本発明は、半導体チップの一方の端部に温度検知素子が集積された半導体チップと、Ｘ方向に延びる複数のワイヤボンディング点を有する第１および第２の金属ワイヤと、を備えた半導体装置において、第１の金属ワイヤが、Ｙ方向において、第２の金属ワイヤよりも温度検知素子に近接するとき（Ｌ_ｙ１＜Ｌ_ｙ２）、温度検知素子が隣接する一方の端部からこれに最も隣接した第１の金属ワイヤのワイヤボンディング点までのＸ方向における第１の距離（Ｌ_ｘ１）が、第２の金属ワイヤのワイヤボンディング点までの第２の距離（Ｌ_ｘ２）より短い（Ｌ_ｘ１＜Ｌ_ｘ２）ことを特徴とする。 （もっと読む）

【課題】半導体装置の面積が小さく、加えて集積率を向上させる半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体チップ基板(1)内に金属酸化物半導体（ＭＯＳ）トランジスタ(2a,2b)を含む半導体装置であって、電極パッド(3)の直下及び前記直下から一定距離内に、少なくとも１つのＰチャネルＭＯＳトランジスタ(2b)が配置され、ＮチャネルＭＯＳトランジスタ(2a)は配置されていない。すなわち、ＰチャネルＭＯＳトランジスタ(2b)を電極パッドをはじめとする後工程の組立工程にて負荷がかかる部分に配置し、ＮチャネルＭＯＳトランジスタ(2a)を電極パッドをはじめとする後工程の組立工程にて負荷がかかる部分以外に配置する。 （もっと読む）

【課題】 ボンディングパッドの下面にも電子部品を配置することができる構造を備えた半導体装置を提供する。
【解決手段】 外部接続端子を構成するボンディングパッド２４と、ボンディングパッド２４の下面に、少なくとも二層の銅膜４４，１６と、前記隣接する銅膜４４，１６同士を接続するように設けられる接続ビア１８から形成されるボンディングパッド下部領域４８と、ボンディングパッド下部領域４８を取り囲むように銅膜および隣接する銅膜同士を接続する環状導体より構成されるシールリング４２と、シールリング４２の外側においてボンディングパッド２４に接続される配線２６と、を含む。 （もっと読む）

【課題】 バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】 ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）

【課題】第１の回路基板と第２の回路基板に配線された差動伝送路が、第１の基板の少なくとも一方の面に設けられたパッドと、それに対向する第２の回路基板の面に設けられたパッドと、そのパッド間に挿入された導体バンプによって接続する回路基板の実装構造において、半導体装置と回路基板、或いは回路基板同士で高周波信号の差動伝送をする際に生じる反射を低減し、高密度接続の容易性を損なうことなく、信号信頼度の高い回路基板の実装構造を提供する。
【解決手段】第１の回路基板の信号用の前記パッドに対面する位置における第１の回路基板のグランドプレーンは排除され、信号用の前記パッドに近接するグランドプレーンの排除された輪郭の一部が、対応するパッド形状の相似形であることを特徴とする回路基板の実装構造。 （もっと読む）

サイリスタストラクチャ（ＳＣＲ）を備えている保護回路を含んでおり並びに保護回路のドライブ制御のための制御回路（ＴＣ；Ｃ１，Ｒ１，Ｉ１ないしＩ３）を含んでおり、これらは両方とも保護すべきエレメント（ＰＶ，ＬＶ）と基準電位（ＶＢ）との間に介挿されており、制御回路（ＴＣ；Ｃ１，Ｒ１，Ｉ１ないしＩ３）は複数の制御信号を生成し、該制御信号がそれぞれサイリスタストラクチャのアクティブエレメント（Ｔ１，Ｔ２）をドライブ制御するという、集積半導体回路を保護するための回路装置並びに方法が提案される。これにより、保護回路の所期のトリガが規定のスイッチングしきい値および短い導通切り換え時間において実現される。更に制御回路の活性化の持続時間を決定するための形態が提案される。
（もっと読む）

半導体構造（２０）のパッドエリア（２１）下に能動素子（２５）を組み込むことにより、シリコンエリアのより効率的な利用を可能とする。パッドエリア（２１）は、上方に第１の金属層（２３）を備えた基板（２２）を含む。第２の金属層（２６）は第１の金属層（２３）の下とする。能動素子（２５）は基板内であって、第２の金属層（２６）の下に備えられる。誘導体層（２４）は第１の金属層（２６）と第２の金属層（２３）とを分離する。誘導体層（２４）内のビア（２７）は第１の金属層（２３）と第２の金属層（２６）とを電気的に接続する。ビア（２７）は能動素子（２５）と接続する。隣接金属層（４２４、４２５、４２６）を第１の金属層（２３）と第２の金属層（２６）の間に配置してもよい。
（もっと読む）

半導体装置（１０）は、ワイヤボンディングのために周囲に多数のボンド・パッド（２４）を有する。半導体装置（１０）は、モジュール（１２）およびその他の回路を有するが、モジュール（１２）は検査のために他の回路よりも遥かに長い時間を必要とする。比較的少数のボンド・パッド（２０）、モジュール・ボンド・パッド（２０）が、少なくとも部分的に、内蔵自己検査（ＢＩＳＴ）（１６）回路を有する半導体装置によるモジュール検査のために必要である。これらのモジュール・ボンド・パッド（２２）の機能性は、半導体装置（１０）の上面上および内部に二重化されており、モジュール検査パッド（２２）は周辺のボンド・パッド（２４）よりも遥かに大きい。検査のために大きなパッド（２２）を有することにより、プローブ・ニードルを長くすることができ、したがって並行検査機能が向上する。機能性の二重化は、モジュール・ボンド・パッド（２０）およびモジュール検査パッド（２２）が互いに短絡しなくてよいように、検査パッド・インターフェースを介して達成する。
（もっと読む）

垂直方向の半導体装置は、電気装置そして／または相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は物理的に互いに分離され、そして同一半導体本体又は半導体基板内には配置されない。多くの垂直方向の半導体装置は取り付けられた後に個別のドープされたスタック構造を生成するため、エッチングされた数個のドーピングされた半導体領域を含む薄い層として分離して作られた基板へ付加される。あるいは多くの垂直方向の半導体装置が分離して作られた基板に取り付けるのに先立ち製作される。ドープされたスタック構造は、ダイオードキャパシタ、ｎ‐ＭＯＳＦＥＴ、ｐ‐ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタのベースを形成する。強誘電体メモリー装置、強磁性体メモリー装置、カルコゲニド位相変更装置が分離して作られた基板と連結して使用するために、堆積可能なアッド‐オン層に形成される。堆積可能なアッド‐オン層は相互接続ラインを含む。

（もっと読む）

複数の列に配列される回路を有する集積回路（ＩＣ）が開示される。ＩＣの列は、ＩＣの第１の端部から第２の端部へ延在する、同じ種類の実質的に一連の位置合せされた回路素子である。加えて、異なるタイプの回路素子を有する中央列があり得る。
（もっと読む）

【課題】ＳＯＩ層に形成された素子の誘電損失をより低減させることが可能な半導体装置およびその製造方法を提供することにある。
【解決手段】支持基板１の一部を除去して溝Ｇを形成する。溝Ｇは，支持基板１による誘電損失が想定される素子の直下に位置するように形成される。溝Ｇには，誘電体としてのシリコン結晶が薄くしか存在しないか，あるいは全く存在しないため，その上に位置する素子の誘電損失は極めて小さなものとなる。この素子が高周波回路の構成要素であるならば，この高周波回路は，高周波信号の処理に関して，高い応答性や安定性を発揮することになる。 （もっと読む）

【課題】　デュアルバンド送受信用半導体集積回路の低雑音増幅器と受信ミキサの周波数特性を劣化させない。
【解決手段】　低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器を配置する。接地ピン同士、及び高周波信号ピン同士が隣接しない配置とする。低雑音増幅器の接地ピンと、バイアス回路の接地を分ける。高周波信号線同志が交差しないピンレイアウトとする。 （もっと読む）

【課題】 ■ゲートパットを縮小化して有効セル領域の増大化を図り、オン抵抗の低減化を実現する。■ＰＮ接合幅の増大化の達成によりツエナーダイオードの電流−電圧特性の改善を図り、静電耐量の大きなパワー半導体装置を得る。
【解決手段】 ユニットセル部ＵＣＰの周囲及びゲートパット部ＧＰＰの周囲を第１方向Ｄ１乃至第４方向Ｄ４に関して完全に取り囲むチップ周辺部ＣＰＰ内に、ツエナーダイオード１１を配設する。ツエナーダイオード１１は、各層が第１方向Ｄ１乃至第４方向Ｄ４に沿って延在した、Ｎ＋型層１Ｂ−Ｐ型層３３−Ｎ＋型層３２−Ｐ型層３１−Ｎ＋型層１Ａの構造を有する。 （もっと読む）

【課題】 ＶＣＯ発振周波数の調整を容易にする。
【解決手段】 ＶＣＯ用共振回路が接続されるボンディングパッド５下のエピタキシャル層２Ａの電位を、従来のフローティング状態から抵抗６を介して所定（Ｖｃｃ）電位に固定することで、エピタキシャル層２Ａの電位変化を速くして、寄生容量値が速やかに安定することから、電源ＯＮ時のドリフトが改善する。 （もっと読む）