【課題】フラッシュ型のＡ／Ｄ変換器において回路規模および消費電力の低減を図る。
【解決手段】閾値電圧を異ならせた複数のトランジスタＮ_０〜Ｎ_ｎを並列に並べて、複数のトランジスタＮ_０〜Ｎ_ｎの各ゲートにアナログ入力信号を供給し、各トランジスタＮ_０〜Ｎ_ｎの出力信号をエンコードすることによってデジタル出力信号を得ることにより、少なくとも２つのトランジスタから成るコンパレータを並列に接続する従来例に比べて、トランジスタの使用数が半分で済むようにし、しかも基準電圧発生回路を設ける必要もなくす。 （もっと読む）

【課題】SOI基板内の埋め込み酸化膜を薄膜化しても、デバイス特性が劣化することがなく、バイポーラトランジスタも形成可能な半導体集積回路を提供する。
【解決手段】SOI基板３内の埋め込み酸化膜２の上面には、FBC４、NFET５およびPFET６が互いに分離して形成されている。FBC４の下方に位置するｐ支持基板１内には、埋め込み酸化膜２に接してｎウェル拡散領域７が形成されている。NFET５の下方に位置するｐ支持基板１内には、ｐウェル拡散領域８が形成されている。PFET６の下方に位置するｐ支持基板１内には、ｎウェル拡散領域９が形成されている。NFET５とPFET６の形成箇所に合わせて、埋め込み酸化膜２の下面側にそれぞれｐウェル拡散領域８とｎウェル拡散領域９を形成して、各ウェル拡散領域にそれぞれ所定の電圧を印加するため、NFET５とPFET６にバックチャネルが形成されなくなり、デバイス特性がよくなる。 （もっと読む）

【課題】ＰＶＴ環境に依存せずに常に一定のデバイス特性を実現することが可能な半導体集積回路装置を得る。
【解決手段】自己補正型参照電圧発生回路２は、ボディ直結型ＭＯＳトランジスタより構成されるボディ直結発振器１５を有し、位相比較器１１、チャージポンプ回路１２及びループフィルタ１３を有するＰＬＬ機能によって、発振クロックＯscＣＬＫの発振周波数を増減し、ボディ直結発振器１５の出力信号である発振クロックＯscＣＬＫの発振周波数を位相比較器１１にフィードバックをかけることにより、最終的に外部クロックＥxtＣＬＫと位相が一致した一定周波数となる発振クロックＯscＣＬＫを得るためのボディ直結発振器１５の動作電圧として、参照電圧Ｖrefを発生する。この参照電圧Ｖrefに基づき、後段のメモリ回路、ロジック回路等の論理回路部の動作電圧が設定される。 （もっと読む）

【課題】半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにする。
【解決手段】ウェル抵抗領域４内の２箇所にコンタクト領域６が互いに離間して形成されている。コンタクト領域６上には、シリサイド層８を介してコンタクト１０が形成されている。ウェル抵抗領域４内のコンタクト領域６の間に、この抵抗素子の抵抗値及び温度依存特性調整用のＰ⁺拡散領域１４が形成されている。 （もっと読む）

【課題】静耐圧を向上することのできる半導体装置を提供する。
【解決手段】絶縁分離されたｎ個のトランジスタ素子Ｔｒが、第１の所定電位と第２の所定電位との間で順次直列接続され、第１段トランジスタ素子Ｔｒ１のゲート端子Ｇ１を入力端子とし、第１段トランジスタ素子Ｔｒ１を除いた各段のトランジスタ素子Ｔｒ２〜Ｔｒｎのゲート端子Ｇ２〜Ｇｎが、第１の所定電位と第２の所定電位との間で直列接続された各段の並列ＲＣ素子の間にそれぞれ順次接続され、第ｎ段トランジスタ素子Ｔｒｎの第２の所定電位側端子から出力が取り出される半導体装置１０であって、フィールド分離トレンチＺｆにより囲まれた各フィールド領域Ｆに、トランジスタ素子Ｔｒが高段または低段のトランジスタ素子Ｔｒを内包するように１個ずつ順次配置され、各フィールド領域Ｆの電位を、当該フィールド領域Ｆに配置されたトランジスタ素子Ｔｒの３端子のいずれかと同電位とした。 （もっと読む）

【課題】８０℃以上の高温でも安定動作する電界効果トランジスタを用いた電圧発生回路を実現すること。
【解決手段】ＶＣＣとＧＮＤの間に、高濃度のｎ型ポリシリコンゲートを持つデプレッション型ＭＯＳトランジスタＭ２と低濃度のｎ型ポリシリコンをゲートに有するデプレッション型ＭＯＳトランジスタＭ１を直列に接続する。ＭＯＳトランジスタＭ２のゲートとソースを結線し(定電流結線：ＶGS2＝０）。ＭＯＳトランジスタＭ２のゲートとソースの結線部にゲートを、ＶＣＣにドレインを、ＭＯＳトランジスタＭ１のゲートにゲートをそれぞれ接続したｎ型チャネルＭＯＳトランジスタＭ３を設ける。ＭＯＳトランジスタＭ１のゲートの電圧がVPTAT＝U_Tln(Ng2/Ng1)となる。 （もっと読む）

【課題】ドライバートランジスタについて寄生バイポーラのブレイクダウン電圧を高くしつつ、かつ、電流駆動能力の低下を抑制する。
【解決手段】第１導電型の半導体基板１に互いに間隔をもって形成された第２導電型のソース７ｓ及びドレイン７ｄが形成されている。ソース７ｓ、ドレイン７ｄ間の半導体基板１上にゲート絶縁膜９を介してゲート電極１１が形成されている。ソース７ｓ内に、半導体基板１に接して形成された島状の第１導電型のバックゲート拡散層７ｂｓが複数形成されている。複数のバックゲート拡散層７ｂｓはソース７ｓ内に複数の互いに間隔をもって配列されている。複数のバックゲート拡散層７ｂｓ上及びソース７ｓ上にまたがって溝状のコンタクトホール１５ｂｓが形成されている。 （もっと読む）

【課題】供給するバイアス電圧の位置によるバラツキを小さくしたＬＳＩの実現。
【解決手段】基板SUB上に形成された第１極性のディープウエルDNWと、ディープウエル上に形成された第１極性の第１ウエルNMと、ディープウエル上に形成された第２極性の第２ウエルPWと、を有するトリプルウエル構造を、少なくとも一部に備える半導体集積回路装置11であって、第２ウエルPW,CPW,RPWは、第１ウエルNWを囲むように、相互に連結して形成されている。 （もっと読む）

【課題】低電圧動作や低消費電力化を図ることができる高精度な温度検出回路を得る。
【解決手段】２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、負の温度係数を有する電圧ＶＰＮ１を生成する第１の電圧源回路２と、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、電圧ＶＰＮ１の温度係数よりも絶対値が小さい負の温度係数を有する電圧ＶＰＮ２を生成する第２の電圧源回路３と、電圧ＶＰＮ１と電圧ＶＰＮ２との減算を行い、該差分を増幅する減算回路５とを備えるようにした。 （もっと読む）

【課題】ターンオフ時間を短くすることが可能な絶縁ゲート型トランジスタを備えた半導体装置を提供する。
【解決手段】Ｐチャネル・パワーＭＯＳトランジスタのゲートに入力される信号電圧Ｖinがハイレベルに切り替わる時点（ｔ５）より前に、基板電位ＶＢを高くすることで基板に逆バイアスをかけ、ソース電位Ｖｓから見たしきい値電圧Ｖｔの絶対値を上昇させ、しきい値電圧Ｖｔの実際の値を低下させる（ｔ４）。また、トランジスタがターンオフした時点（ｔ７）より後で、基板電位ＶＢをソース電位Ｖｓと等しくすることで基板にかけた逆バイアスを解除し、ソース電位Ｖｓから見たしきい値電圧Ｖｔの絶対値を下降させ、しきい値電圧Ｖｔの実際の値を増大させる（ｔ８）。そして、トランジスタがターンオフする前後の期間は、基板電位ＶＢを高い一定値に保持させ、しきい値電圧Ｖｔの実際の値を低い一定値に保持させる（ｔ４〜ｔ８）。 （もっと読む）

【課題】 ２次側トランジスタを複数接続するカレントミラー回路を備える半導体装置において、２次側トランジスタの出力電流のバラツキを低減し、所定の電流を出力することができる半導体装置を提供する。
【解決手段】 カレントミラー回路を構成する１次側トランジスタと別の１次側トランジスタとの間に、２次側トランジスタが配置し、１次側トランジスタのドレイン間には複数の抵抗が直列に接続している。この抵抗間に２次側トランジスタのゲートをそれぞれ接続する。抵抗による発生したゲート電圧が印加した２次側トランジスタの出力電流は所定の値となる。 （もっと読む）

【課題】モノリシック高電圧技術で実現される電流センサチップにおいて、データ収集回路に給電するための完全集積ＬＶＦＳを構成する。
【解決手段】 データ収集回路に給電するための集積回路は、ハーフブリッジ内に接続された高電圧側スイッチ、および低電圧側スイッチを駆動するためのハーフブリッジドライバーと、モノリシック高電圧技術で形成されたデータ収集回路と、このデータ収集回路に電圧を加えるための低電圧側フローティング電源（ＬＶＦＳ）回路とを有するインバータアプリケーションを含み、ＬＶＦＳ回路は、ｎ-エピタキシャルポケット内に存在する電圧の最大値よりも低い電圧によるバイアスがかけられたフローティング状態のｎ-エピタキシャルポケット内に形成されている。 （もっと読む）

【課題】外部から基準電圧を与える場合、動作クロック等に起因するノイズ成分を確実に除去し誤動作を有効に防止可能な半導体メモリ装置等を提供する。
【解決手段】本発明の半導体メモリ装置は、基準電圧を与えるＶＲＥＦ信号を入力するＶＲＥＦ端子と、ＶＲＥＦ端子に接続され、ＶＲＥＦ信号のうち基準電圧の成分を通過させるとともに不要な高周波成分を除去するローパスフィルタ１０と、ローパスフィルタ１０の出力と論理レベルの判定対象のＤＱ０〜ＤＱｎ−１信号が接続される入力初段回路Ａ０〜Ａｎ−１とを備え、ローパスフィルタ１０は少なくとも動作クロックの周波数において所定の減衰量を有している。 （もっと読む）

【課題】金属薄膜抵抗体を含む集積回路を備えた半導体装置において、金属薄膜抵抗体のレイアウト面積を増大させることなく、設計値どおりの抵抗値を得る。
【解決手段】下層側絶縁膜５と、下層側絶縁膜５上に形成された配線パターン７と、下層側絶縁膜５上及び配線パターン７上に形成された下地絶縁膜９と、下地絶縁膜９上に形成された複数本の金属薄膜抵抗体１３を備えている。配線パターン７上の下地絶縁膜９に接続孔１１が形成されている。接続孔１１を介して配線パターン７と金属薄膜抵抗体１３が電気的に接続されている。金属薄膜抵抗体１３は、接続孔１１とは離間して配置された帯状部１３ａと、帯状部１３ａに連続して形成され、かつ接続孔１１を介して配線パターン７に接続される接続部１３ｂを備えている。１つの接続孔１１に２本の金属薄膜抵抗体１３の接続部１３ｂが互いに間隔をもって形成されている。 （もっと読む）

【課題】半導体デバイスの閾値電圧の制御を実現しつつ、より小さな回路面積の半導体デバイスを提供する。
【解決手段】印加される基板バイアス（Ｖｎｗ）（Ｖｐｗ）に応答してＭＯＳトランジスタ（１４）（１５）の閾値電圧を決定する半導体デバイス（１）において、前記半導体デバイス（１）は、基板バイアス（Ｖｎｗ）（Ｖｐｗ）を生成する基板バイアス生成部を具備する。また、前記半導体デバイス（１）は、クロック信号線（３）と他の配線とをシールドするシールド配線（４）（５）を具備する。そして、その基板バイアス生成部は、前記シールド配線（４）（５）を介して前記基板バイアス（Ｖｎｗ）（Ｖｐｗ）を半導体基板（１２）（１３）に印加する。 （もっと読む）

【課題】 プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路を得る。
【解決手段】 トランジスタＭ１は、ｎ型基板のｐウエル内に形成されたデプレッション型トランジスタであり、ゲートとソースが接続されサブストレートゲートは接地電圧に接続されている。トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度は等しくｎ型基板のｐウエル内にそれぞれ形成され、トランジスタＭ２は高濃度ｎ型ゲートを持ち、トランジスタＭ３は高濃度ｐ型ゲートを持つ。トランジスタＭ２及びＭ３の接続部にトランジスタＭ２及びＭ３の各ゲート並びにトランジスタＭ２のサブストレートゲートがそれぞれ接続され、トランジスタＭ３のサブストレートゲートは接地電圧に接続されるようにした。 （もっと読む）

【課題】 基板バイアスを最適に制御することができる半導体集積回路装置を提供する。
【解決手段】 基板バイアス値を最適にするためにＬＳＩ５０１内の回路ブロック５０２内に温度モニタ回路５０３を設ける。この温度モニタ回路５０３の基板バイアスの最適値は温度に大きく依存するため、温度をモニタしそれに応じた基板バイアスを印加する。温度をモニタする以外に、直接リーク電流をモニタしリーク電流が最小となる基板バイアスを印加する。また、これらのモニタ回路に最適な半導体素子（電流源）を適用する。この電流源は小面積で容易に作成することができる。 （もっと読む）

【課題】 参照電圧を安定的に供給することのできる強誘電体メモリおよびその製造方法を提供する。
【解決手段】 本発明にかかる強誘電体メモリ１０００の製造方法は、ゲート電極が第１の導電型である第１のトランジスタと、ゲート電極が第２の導電型である第２のトランジスタとの仕事関数差を参照電圧として発生する参照電圧発生回路１００と、強誘電体キャパシタとを含む強誘電体メモリの製造方法であって、前記第１のトランジスタのゲート電極および前記第２のトランジスタのゲート電極に、前記強誘電体キャパシタの読み取り電圧に応じた濃度の不純物を添加する。 （もっと読む）

【課題】必要とする任意の耐圧を確保することができ、定常状態だけでなく、サージが入った場合においても回路破壊することのない半導体装置であって、さらには、高い分圧抵抗が付加されていても回路破壊せず、十分なスイッチング速度を確保することのできる半導体装置を提供する。
【解決手段】絶縁分離されたｎ個のトランジスタ素子Ｔｒ_１〜Ｔｒ_９が、グランド電位と所定電位との間で、順次直列接続されてなり、第１段トランジスタ素子Ｔｒ_１におけるゲート端子を入力端子とし、第１段トランジスタ素子Ｔｒ_１を除いた各段のトランジスタ素子Ｔｒ_２〜Ｔｒ_９におけるゲート端子が、ＧＮＤ電位と所定電位との間で直列接続された各段の並列ＲＣ素子ＲＣ_１〜ＲＣ_９の間に、それぞれ、順次接続されてなり、第ｎ段トランジスタ素子Ｔｒ_９における所定電位側の端子から、出力が取り出されてなる半導体装置１３０とする。 （もっと読む）

【課題】ＭＯＳトランジスタの有効閾値電圧を所望の値に調整するための手段を提供する。
【解決手段】基準電圧発生回路が第１の電圧信号を生成するために使用される。ＭＯＳトランジスタを含む、閾値電圧監視回路が、ＭＯＳトランジスタの有効閾値電圧を測定し、第２の電圧信号を生成するために使用される。フィードバック回路が、第１の電圧信号を第２の電圧信号と比較し、第１の電圧信号が、第２の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整する。ＭＯＳトランジスタの有効閾値電圧は、そのソース・ボディ間電位を調整することにより、調整される。 （もっと読む）