抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置
【課題】半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにする。
【解決手段】ウェル抵抗領域4内の2箇所にコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介してコンタクト10が形成されている。ウェル抵抗領域4内のコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のP+拡散領域14が形成されている。
【解決手段】ウェル抵抗領域4内の2箇所にコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介してコンタクト10が形成されている。ウェル抵抗領域4内のコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のP+拡散領域14が形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板に形成されたウェル抵抗領域からなる抵抗素子の抵抗値及び温度依存特性を調整する方法、抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置に関するものである。
【背景技術】
【0002】
近年、デジタル演算速度を向上させるために半導体装置におけるゲート電極の微細化が進む一方、半導体装置は電源製品に代表されるようにアナログ的な用途にも使用されている。
アナログ回路において半導体装置の抵抗や容量のばらつき、さらには温度依存特性や電圧依存特性は回路の特性に大きな影響を及ぼす。特に温度変化による特性のバラツキは、デジタル回路では無視できる程度であってもアナログ回路では無視することができないことがある。
【0003】
したがって、半導体装置の温度依存特性は全温度領域において平準化する必要がある。その方法として、例えば異なる温度依存特性をもつ2つの素子を用いて、互いの温度依存特性を打ち消しあうように回路を構成する方法が挙げられる。そのように構成した回路を実施例で用いている図12を参照しながら説明する。
【0004】
図12は定電流回路を示す。この図において、44は演算増幅器(以下、オペアンプという。)、M1,M2,M3は同一のペアMOSトランジスタ、Q1,Q2はバイポーラトランジスタ、Rは抵抗素子である。
トランジスタM1,M2及びM3はそれぞれのソースが同一の電源端子38に接続されてカレントミラー接続となっている。バイポーラトランジスタQ1とQ2は同一特性をもっており、ベース‐エミッタ間面積の比を1:n(n>1)とする。
【0005】
オペアンプ44の反転入力端子(−端子)の入力電圧と非反転入力端子(+端子)の入力電圧とが等しくなるように負帰還がかかっているため、抵抗Rの両端には、バイポーラトランジスタQ1のベース‐エミッタ間電圧VBE1とバイポーラトランジスタQ2のベース‐エミッタ間電圧VBE2の差ΔVBEが印加される。トランジスタM1,M2,M3はカレントミラー接続になっているため、それぞれのドレイン電流は等しく基準電流Iとなる。バイポーラトランジスタQ2の飽和電流IS2がバイポーラトランジスタQ1の飽和電流IS1のn倍であり、トランジスタM1とM2がカレントミラー接続されているので、バイポーラトランジスタQ1とQ2それぞれのエミッタ電流は等しい電流I0でバイアスされていることになり、次式(1)で表わすことができる。
【0006】
ΔVBE=VBE1−VBE2
=Vt×ln(I0/IS1)−Vt×ln(I0/IS2)
=Vt×ln(n) (1)
但し、Vtは熱電圧を表わし、Vt=kT/qとする。kはボルツマン定数、Tは絶対温度、qは電気素量である。
ここでは、k=1.38×10-13(J/K)、q=1.6×10-19(C)とする
【0007】
ΔVBE=I×R、I=Vt×ln(n)/Rであるから、基準電流Iの温度依存係数TC(I)は次式(2)で表わされる。
TC(I)=1/I×∂I/∂T
=TC(Vt)+TC(1/R)
=TC(Vt)−TC(R) (2)
したがって、上記(2)式から、基準となる温度を絶対温度300Kとすると、TC(Vt)は3333ppm/℃となる。すなわち、抵抗Rの温度依存係数TC(R)を3333ppm/℃にすることで、基準電流の温度依存係数TC(I)が0になる。
【0008】
ここで、抵抗Rの温度依存係数TC(R)は、次式(3)で求めることができる。
TC(R)=(RT−RRT)/RRT (3)
RTは基準温度での抵抗値、RRTは室温(例えば、25℃)での抵抗値である。
【0009】
図12に示されるような定電流回路の抵抗Rとしては、例えば図16に示されるようなウェル抵抗からなる抵抗素子が用いられていた。図16はウェル抵抗素子からなる抵抗素子の一例を示す図であり、(A)は半導体基板に形成された抵抗素子の構造を示す平面図であり、(B)は(A)のF−F位置における断面図である。
【0010】
図16に示された抵抗素子は、半導体基板2の主表面側にNウェル抵抗領域4が形成され、その両端部の近傍に高濃度のN+拡散領域からなるコンタクト領域6が形成されている。Nウェル抵抗領域4の両端部には例えばSTI(Shallow Trench Isolation)構造のシリコン酸化膜からなる素子分離膜46が形成されて電気的に分離されている。また、Nウェル抵抗領域4のコンタクト領域6以外の部分にも素子分離膜46が形成されている。コンタクト領域6上にはシリサイド層8及びコンタクト10が形成されている。
【特許文献1】特開2000−31269号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
図16の抵抗素子では、基板バイアスを効果的に抑制するために素子分離膜46の形成方法を工夫してNウェルを深く形成することにより、ウェル抵抗領域4の抵抗値を低くすることが提案されている(例えば、特許文献1を参照。)。
しかしこの方法は、ウェル抵抗領域4の抵抗値を調整することはできるが、抵抗値の温度依存特性を調整することはできなかった。そのため、ウェル抵抗と温度依存特性の異なる別の抵抗素子との組み合わせで抵抗素子全体としての温度特性を調整する方法も提案されているが、2つの抵抗間の製造プロセスによるバラツキの影響により所望の温度依存特性を得ることは困難であった。
【0012】
そこで本発明は、半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにすることを目的とするものである。
【課題を解決するための手段】
【0013】
本発明の抵抗素子調整方法は、半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とするものである。
そして本発明の抵抗素子は本発明の抵抗素子調整方法によって抵抗値及び温度依存特性が調整されたものであり、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているものである。
【0014】
本発明の抵抗素子調整方法及び抵抗素子において、ウェル抵抗領域内に形成する拡散領域は、ウェル抵抗領域とは反対導電型であってもよいし、ウェル抵抗領域と同じ導電型であってもよい。
拡散領域がウェル抵抗領域と反対導電型であればウェル抵抗領域の抵抗値が減少し、同じ導電型であればウェル抵抗領域の抵抗値がさらに減少する。
【0015】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成するようにしてもよい。そうすれば、ウェル抵抗領域の抵抗値をさらに低く調整できる。
【0016】
本発明者らは、ウェル抵抗領域の両端部近傍に設けられた2つのコンタクト領域の間にウェル抵抗領域とは異なる拡散領域を形成することにで、ウェル抵抗領域からなる抵抗素子の温度依存特性を変化させられることを見出した。さらに、温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積の割合を変化させることで、温度依存特性すなわち温度依存係数を調整できることを見出した。そのことを示すデータを図17に示す。
【0017】
図17はN型のウェル抵抗領域におけるP+拡散領域の占める面積割合(%)と抵抗素子の温度依存係数(ppm/℃)との関係を示すグラフである。
このグラフから、温度依存係数はウェル抵抗領域におけるP+拡散領域の占める面積割合に依存していることがわかる。そして、図16に示されているような、ウェル抵抗領域内にP+拡散領域を形成していない(面積割合が0%)場合の温度依存係数が3350ppm/℃程度であるのに対し、ウェル抵抗領域内にP+拡散領域を50%の面積割合で形成すれば温度依存係数が3600ppm/℃まで上昇されられている。この結果からN型のウェル抵抗領域におけるP+拡散領域の占める面積割合を増加させることで温度依存係数を増加させることができ、逆にP+拡散領域の占める面積割合を減少させると温度依存係数を減少させることができることがわかった。
【0018】
したがって、本発明の抵抗素子調整方法及び抵抗値においては、抵抗素子の抵抗値及び温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整することが好ましい。
【0019】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成することが好ましい。
特に、素子分離膜をその形成領域の半導体基板をエッチングして窪み部を形成し、窪み部を含む半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって窪み部のみに絶縁膜を残すことで形成するようにしてもよい。すなわち、素子分離膜を半導体基板に埋め込まれたSTI構造のものとするようにしてもよい。素子分離膜をSTI構造に形成することで、半導体基板の表面が平坦化されているので、素子分離膜が形成されている領域と形成されていない領域に対して不純物のイオン注入を行なっても、半導体基板の表面から均等な深さの位置に不純物を注入することができる。したがって、素子分離膜がSTI構造で形成されている場合においては、ウェル抵抗領域を形成するための不純物注入は、素子分離膜を形成した後で行なうことができる。
さらに、STI構造の素子分離膜によって拡散領域の形成領域を画定するようにすれば、拡散領域を自己整合的に形成することができ、また、その形成領域に注入された不純物が形成領域よりも外側に拡散することを素子分離膜で防止できる。
【0020】
拡散領域を形成するための不純物注入は、半導体基板の他の領域の素子を形成するための工程を利用することが好ましい。
【0021】
素子分離膜としては、半導体基板に形成された窪み部に絶縁膜が埋め込まれたもの、すなわちSTI構造に形成されているものであってもよいし、LOCOS(local oxidation of silicon)酸化膜であってもよい。
【0022】
本発明の抵抗素子としては、複数のウェル抵抗領域を備えたものに対しても適用することができ、その一例として、少なくとも1つのウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されているものを挙げることができる。
【0023】
本発明の電流発生装置は、温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、電圧生成装置により生成された電圧が両端に印加される抵抗素子と、電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置であって、抵抗素子として本発明の温度特性調整用抵抗素子が用いられているものである。
【発明の効果】
【0024】
本発明の抵抗素子調整方法は、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成するようにしたので、所望の抵抗値や温度依存特性をもつ抵抗素子を形成することができる。
そして本発明の抵抗素子は、本発明の抵抗素子調整方法によって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているので、抵抗素子を所望の抵抗値や温度依存特性をもつものにすることができる。
【0025】
ウェル抵抗領域内の拡散領域をウェル抵抗領域とは反対導電型の不純物を注入して形成すれば、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
また、ウェル抵抗領域と同じ導電型の不純物を注入して形成しても、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
【0026】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成すれば、拡散領域の抵抗値が低下して抵抗素子の抵抗値が低下するので、ウェル抵抗領域内に形成する拡散領域の導電型との組み合わせによって、抵抗値や温度依存係数を広い範囲で調整することができる。
【0027】
従来の技術では、例えば試作の段階で抵抗素子の抵抗値が所望の抵抗値とは違っていた場合、ウェル抵抗領域の長さや幅を変更することによって抵抗値の調整を行なうなどしていたが、ウェル抵抗領域を変更するとそれらの形成に用いるマスクを変更する必要があった。これらのマスクを変更するには、写真製版工程で用いる露光用レチクルのパターンを形成し直す必要があり、手間がかかる。これに対し、抵抗素子の抵抗値や温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整するようにすれば、コンタクト領域やコンタクトの形成位置を変更しなくてよいので、このためのマスクの変更を一部省略することができる。すなわち、ウェル抵抗領域中に形成する抵抗値及び温度依存特性調整用の拡散領域を形成するためのマスクを変更するだけでよくなる。
本発明の抵抗値及び温度依存特性調整方法は、特にシリサイド層を抵抗値及び温度依存特性調整用の拡散領域上に形成することとの組み合わせにより、より広い範囲での抵抗値及び温度依存特性の調整が可能になる。
【0028】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成するようにすれば、拡散領域の形成領域を素子分離膜によって画定することができる。
そして、素子分離部膜をSTI構造で形成することで、STI構造の素子分離膜によって確定された拡散領域の形成領域よりも外側に不純物が拡散するのを防止できるので、所望の領域に拡散領域を形成することができる。そうすれば、抵抗値及び温度依存特性調整用の拡散領域の形成面積を精度良く制御することができるようになるので、抵抗値及び温度依存特性の調整精度が向上する。
【0029】
拡散領域を形成するための不純物注入が、同じ半導体基板の他の領域の素子を形成するための工程を利用するものであれば、拡散領域を形成するための専用の工程を入れることなく、抵抗値や温度依存特性を調整することができる。
【0030】
本発明の電流発生装置では、本発明の温度依存特性調整用抵抗を抵抗素子として用いているので、所望の温度依存性をもつ電流を発生させることができる。
【発明を実施するための最良の形態】
【0031】
図1はウェル抵抗からなる抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置における断面図である。
P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部に、STI構造のシリコン酸化膜からなる素子分離膜12が形成されている。
【0032】
ウェル抵抗領域4内の2箇所に、高濃度のN+拡散領域であるコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
ウェル抵抗領域4内のコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のP+拡散領域14が形成されている。ウェル抵抗領域4内のコンタクト領域6及びP+拡散領域14を除く領域の主表面側にもSTI構造の素子分離膜12が形成されている。
素子分離膜12としては、STI構造で形成されたシリコン酸化膜の他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
【0033】
この実施例の抵抗素子は、温度依存特性を調整するためにウェル抵抗領域4内に拡散領域14が形成されているので、この抵抗素子を用いる回路に応じた温度依存係数を有することができる。温度依存係数については既に図17を用いて説明したが、ウェル抵抗領域4において拡散領域14が占める面積割合を変化させることで調整することができるので、所望の温度依存係数を得ることができる。また、所望の抵抗値を得るために、これまではウェル抵抗領域の幅又は長さを変更していたが、この実施例の抵抗素子ではウェル抵抗領域4内の拡散領域14のサイズを変更するだけで抵抗値を調整することができるので、ウェル抵抗領域4のサイズを変更する必要がない。
【0034】
図2及び図3は図1の抵抗素子の形成工程を順に示す断面工程図である。なお、図3は図2の続きを示している。
【0035】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を形成する。シリコン窒化膜18上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20を形成する。
【0036】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0037】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0038】
(d)例えばCMP(Chemical Mechanical Polish)によって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0039】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク22を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0040】
(f)半導体基板2の主表面上に、コンタクト領域を形成する領域に開口部をもつフォトレジストマスク24を写真製版技術を用いて形成し、フォトレジストマスク24をマスクにしてAs(砒素)をイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。フォトレジストマスク24を除去した後、熱拡散処理を行なってコンタクト領域6をウェル抵抗領域4の両端部に形成する。
【0041】
(g)P+拡散領域を形成する領域に開口部をもつフォトレジストマスク26を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク26をマスクにして、不純物として例えばB(ホウ素)をイオン注入する。イオン注入条件は、例えばドーズ量が2.5×1015A/cm2、イオン注入装置の出力電圧が5KeVである。
【0042】
(h)フォトレジストマスク26を除去した後、熱拡散処理を行なってP+拡散領域14をウェル抵抗領域4表面側のコンタクト領域6の間に形成する。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図1の抵抗素子が完成する。
【0043】
上記工程(a)〜(h)は抵抗素子を形成する専用の工程のように示されているが、例えば工程(f)と(g)のイオン注入は、他の領域に形成されるトランジスタのソース及びドレインを形成するためのイオン注入工程を利用することができる。そうすれば、従来の抵抗素子の形成工程に新たな工程を追加することなく抵抗値及び温度依存特性を調整することができる。
【0044】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やP+拡散領域14を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0045】
図4はウェル抵抗からなる抵抗素子の他の実施例を示す図であり、(A)は平面図、(B)は(A)のB−B位置における断面図である。
この実施例の抵抗素子は、P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部にSTI構造のシリコン酸化膜からなる素子分離膜12が形成されており、ウェル抵抗領域4が他の素子とは電気的に分離されている。ウェル抵抗領域4内の2箇所に高濃度のN+拡散領域であるコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
【0046】
ウェル抵抗領域4内でコンタクト領域6の間の領域に、この抵抗素子の抵抗値及び温度依存特性調整用のN+拡散領域34が形成されている。図1の抵抗素子ではウェル抵抗領域4の抵抗値を下げて温度依存係数を増加させるためにP+拡散領域14が形成されていたが、この実施例の抵抗素子はN+拡散領域34が同じ領域に形成されている。P+拡散領域14に代えてN+拡散領域34を形成することにより、抵抗素子の抵抗値をさらに下げることができる。このような抵抗素子では、ウェル抵抗領域4におけるN+拡散領域34の占める割合を変化させることで、抵抗素子の抵抗値及び温度依存特性を調整することができ、N+拡散領域34の占める割合が増加するほど抵抗値が低くなる。
【0047】
図4の抵抗素子は以下の工程(a)〜(e),(f’),(h’)を順に行なうことで形成することができる。なお、工程(a)〜(e)は図2の(a)〜(e)に対応し、(f’),(h’)は図5の(f’),(h’)に対応する。
【0048】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を成膜する。写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20をシリコン窒化膜18上に形成する。
【0049】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0050】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0051】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0052】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク22を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0053】
(f’)ウェル抵抗領域4が形成された半導体基板2の主表面上に、コンタクト領域6の形成領域及びN+拡散領域34の形成領域に開口部をもつフォトレジストマスク36を形成し、フォトレジストマスク36をマスクにして不純物であるAsをイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。
【0054】
(h’)フォトレジストマスク36を除去した後、熱拡散処理を行なってコンタクト領域6及びN+拡散領域34を形成する。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図4の抵抗素子が完成する。
【0055】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やP+拡散領域14を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0056】
次に、抵抗素子のさらに他の実施例について説明する。図6は抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のC−C位置における断面図である。
この抵抗素子は、図4の抵抗素子と同様に、半導体基板2の主表面側に、素子分離膜12によって電気的に分離されたN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4内の2箇所にコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
ウェル抵抗領域4内でコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のN+拡散領域34が形成されている。N+拡散領域34の表面側には、例えばCo(コバルト)とシリコンが反応して形成されたシリサイド層28が形成されている。ウェル抵抗領域4のコンタクト領域4及びN+拡散領域34が形成されている領域を除く領域にはSTI構造の素子分離膜12が形成されている。
【0057】
図6の抵抗素子の形成方法を説明する。図6の抵抗素子は以下の工程(a)〜(e),(f’),(h’),(i)〜(l)を順に行なうことで形成することができる。なお、以下の工程(a)〜(e)は図2の(a)〜(e)に対応し、工程(f’),(h’)は図5の(f’),(h’)に対応し、工程(i)〜(l)は図7の(i)〜(l)に対応する。
【0058】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を形成する。シリコン窒化膜18上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20を形成する。
【0059】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0060】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0061】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0062】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。その後、フォトレジストマスク22を除去し、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0063】
(f’)コンタクト領域6の形成領域及びN+拡散領域34の形成領域に開口部をもつフォトレジストマスク36を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク36をマスクにして、不純物として例えばAsをイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。
【0064】
(h’)フォトレジストマスク36を除去した後、熱拡散処理を行なってコンタクト領域6及びN+拡散領域34を形成する。
【0065】
(i)半導体基板2の主表面上全体にシリコン酸化膜30を成膜し、さらにその上にコンタクト領域6上及びN+拡散領域34上に開口部をもつフォトレジストマスク32を写真製版技術を用いて形成する。
【0066】
(j)フォトレジストマスク32をマスクにしてエッチング処理を行ない、コンタクト領域6上及びN+拡散領域14上のシリコン酸化膜30を除去し、さらにフォトレジストマスク32を除去する。
【0067】
(k)半導体基板2の主表面上全体に例えばCo(コバルト)などの高融点金属膜33を形成する。高融点金属膜33としては、Coの他にTi(チタン)、Ni(ニッケル)など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【0068】
(l)熱処理を施して高融点金属33と高融点金属33に接するシリコンとを反応させ、コンタクト領域6上にシリサイド層8を形成し、N+拡散領域34上にシリサイド層28を形成する。その後、未反応の高融点金属膜33を除去する。
コンタクト領域6上のシリサイド層8上にコンタクト10を形成することで、図6の抵抗素子が完成する。
【0069】
この実施例では、抵抗値及び温度依存特性調整用のN+拡散領域34上にシリサイド層28を形成することで、N+拡散領域34の抵抗値の低下を図っている。このように、抵抗値及び温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積割合を変化させるだけでなく、抵抗値及び温度依存特性調整用の拡散領域上にシリサイド層を形成することでより幅広く抵抗値の調整を行なうことができる。
また、上記形成工程(i)〜(l)に示されるように、N+拡散領域34上のシリサイド層28を形成する工程として、コンタクト領域6上のシリサイド層8を形成する工程を利用しているので、工程数を増加させることなく抵抗値の低下を図ることができる。
【0070】
なお、この実施例においてはN+拡散領域34上のシリサイド層28を形成する工程として、コンタクト領域6上のシリサイド層8を形成する工程を利用しているが、本発明はこれに限定されるものではなく、コンタクト領域6上のシリサイド層8の形成工程とは別に工程を追加してN+拡散領域34上にシリサイド層28を形成してもよい。また、図示及び詳細な説明は省略しているが、図1に示したような、抵抗値及び温度依存特性調整用の拡散領域としてP+拡散領域が形成された抵抗素子においても、そのP+拡散領域上にシリサイド層を形成してもよい。
【0071】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やN+拡散領域34を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0072】
次に、2つのウェル抵抗領域からなる抵抗素子の一実施例を説明する。図9は2つのウェル抵抗領域からなる抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のE−E位置における断面図である。
この実施例の抵抗素子は、P型の半導体基板2の主表面側の2箇所に、素子分離膜44によって電気的に分離された2つのN型ウェル抵抗領域4a,4bが互いに離間して形成されている。素子分離膜44としては、図に示されているSTI構造のものの他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
【0073】
ウェル抵抗領域4a内の2箇所に高濃度のN+拡散領域であるコンタクト領域6aが互いに離間して形成されており、コンタクト領域6a上にシリサイド層8aを介して例えばタングステンからなるコンタクト10aが形成されている。互いに離間したコンタクト領域6aの間に、抵抗値及び温度依存特性調整用のN+拡散領域46が形成されている。
【0074】
ウェル抵抗領域4b内の2箇所に高濃度のN+拡散領域であるコンタクト領域6bが互いに離間して形成されており、コンタクト領域6b上にシリサイド層8bを介して例えばタングステンからなるコンタクト10bが形成されている。互いに離間したコンタクト領域6bの間に、抵抗値及び温度依存特性調整用のP+拡散領域48が形成されている。P+拡散領域48の表面側には、例えばCoとシリコンからなるシリサイド層50が形成されている。
【0075】
ウェル抵抗領域4aのコンタクト領域6a及びN+拡散領域46以外の領域、ウェル抵抗領域4bのコンタクト領域6b及びP+拡散領域48以外の領域には、ウェル抵抗領域44及び46の周囲部に形成されている素子分離膜48と同じ素子分離膜48が形成されている。
【0076】
次に、図9に示した抵抗素子の形成方法を図10及び図11を参照しながら説明する。図10及び図11は抵抗素子の形成工程を順に示す工程断面図であり、図11は図10の続きを示している。
【0077】
(a)P型半導体基板2の主表面全体にシリコン酸化膜52及びシリコン窒化膜54を成膜する。さらに、シリコン窒化膜54上に素子分離膜を形成する領域に開口部をもつフォトレジストマスク56を写真製版技術を用いて形成する。
【0078】
(b)フォトレジストマスク56をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク56を除去する。
【0079】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜58を堆積する。
【0080】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜44を形成する。
【0081】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク60を写真製版技術を用いて形成し、フォトレジストマスク60をマスクにして、ウェル抵抗領域を形成する領域にP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク60を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4a,4bを形成する。
【0082】
(f)ウェル抵抗領域4a及び4bのコンタクト領域を形成する領域と、抵抗値及び温度依存特性調整用のN+拡散領域を形成する領域に開口部をもつフォトレジストマスク62を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク62をマスクにしてAs(砒素)をイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。その後、フォトレジストマスク62を除去し、熱拡散処理を行なってコンタクト領域6a,6b及びN+拡散領域46を形成する。
【0083】
(g)ウェル抵抗領域4bのP+拡散領域を形成する領域に開口部をもつフォトレジストマスク64を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク64をマスクにしてB(ホウ素)をイオン注入する。イオン注入条件は、例えばドーズ量が2.5×1015A/cm2、イオン注入装置の出力電圧が5KeVである。その後、フォトレジストマスク26を除去し、熱拡散処理を行なってP+拡散領域48をコンタクト領域6bの間に形成する。
【0084】
(h)半導体基板2の主表面上全面にシリコン酸化膜66を形成し、さらにその上にシリサイド層を形成する領域、ここではコンタクト領域6a,6b上及びP+拡散領域48上に開口部をもつレジストマスクを形成した後、そのレジストマスクをマスクにしてドライエッチングを行ない、シリサイド層を形成しない領域、すなわちN+拡散領域46上のみにシリコン酸化膜66を残す。
【0085】
(i)シリコン酸化膜66を含む半導体基板2上全面に、例えばCoからなる高融点金属膜68を形成する。高融点金属膜68としては、Coの他にTi(チタン)、Ni(ニッケル)など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【0086】
(j)熱処理により、高融点金属膜68と高融点金属膜68に接しているシリコンとを反応させてコンタクト領域6a,6b上にシリサイド層8a,8bを形成し、P+拡散領域48上にシリサイド層50を形成する。未反応の高融点金属膜68は除去する。
その後、コンタクト領域6a,6b上のシリサイド層8a,8b上にコンタクト10a,10bを形成して、図9の抵抗素子が完成する。
【0087】
上記形成工程において、例えば工程(f)のN+拡散領域46を形成するためのイオン注入工程や工程(g)のP+拡散領域48を形成するためのイオン注入工程は、半導体基板2の他の領域に形成するCMOSトランジスタのソース及びドレインその他の拡散層を形成するための工程を利用することができる。そうすれば、拡散領域46,48を形成するための専用の工程を必要としないので、従来の形成工程に新たな工程を追加することなく、抵抗値及び温度依存特性を調整することができる。
【0088】
また、この実施例の形成工程では、素子分離膜44をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜44として形成してもよい。ただし、素子分離膜12を形成した後の工程においてコンタクト領域6a,6b、N+拡散領域46又はP+拡散領域48を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜44をSTI構造で形成することがより好ましい。
【0089】
本発明の電流発生装置の実施例を説明する。
以上の実施例に示されているような抵抗値及び温度依存特性を調整した抵抗素子の用途としては、例えば図12に示されるような電流発生装置の一実施例としての定電流回路を挙げることができる。
【0090】
図12の定電流回路について説明する。
M1,M2及びM3はカレントミラー接続された同一のペアMOSトランジスタであり、トランジスタM1,M2及びM3のソースは電源端子38を介して電源回路に接続されている。トランジスタM1はバイポーラトランジスタQ1を介して接地されており、トランジスタM2は抵抗R、バイポーラトランジスタQ2を介して接地されている。バイポーラトランジスタQ1及びQ2はベースとコレクタが接地されている。バイポーラトランジスタQ1とQ2は同一特性をもっているが、それぞれのベース‐エミッタ間面積は異なっている。
【0091】
オペアンプ44の反転入力端子(−端子)にはバイポーラトランジスタQ1のコレクタ‐エミッタ間電圧に起因する電位が入力され、非反転入力端子(+端子)にはバイポーラトランジスタQ2のベース‐エミッタ間電圧及び抵抗Rの両端にかかる電圧に起因する電位が入力される。
この定電流回路では、トランジスタM1,M2、バイポーラトランジスタQ1,Q2、オペアンプ44が、本発明の電流発生装置における温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部を構成し、抵抗Rが電圧生成部により生成された電圧が両端に印加される抵抗素子を構成し、トランジスタM3が電圧生成部によって生成された電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部を構成している。
【0092】
このような定電流回路では、既述の(2)式で示されているように、基準電流Iの温度依存係数TC(I)はTC(Vt)とTC(R)の差で決定される。抵抗Rとして、例えば図1、図4、図6又は図8に示されているような、ウェル抵抗領域内に抵抗値及び温度依存特性を調整するための拡散領域が形成された抵抗素子を用いることで、温度依存係数TC(R)を調整することができ、基準電流Iの温度依存特性を調整することができる。 この定電流回路において、抵抗Rのウェル抵抗領域内に、例えば図1、図4、図6又は図8に示されているように抵抗値及び温度依存特性を調整するための拡散領域を形成してVtの温度依存性を抵抗Rの温度依存性で打ち消すようにすれば、基準電流Iの温度依存性を減らすことができ、出力電流Iを温度変化に関係なく一定にすることができる。
【0093】
図13は図12の定電流回路における温度(℃)と基準電流I(μA)との関係を示すグラフである。(A)において、横軸は温度(℃)であり、縦軸は電流I(μA)である。また、(B)において、横軸は温度(℃)であり、縦軸は電流変動率(%)である。ここでの電流変動率は、温度が25℃のときの出力電流値を基準としている。(A)及び(B)において、太い実線で示されたグラフaは、抵抗Rとして、図8に示されるように、ウェル抵抗領域4内に面積の大きいP+拡散領域14、具体的には、80μm×6μmのウェル抵抗領域4内に70μm×4μmのP+拡散領域を形成した抵抗素子を用いた場合である。また、グラフaよりも細い実線で占めされたグラフbは、抵抗Rとして、図1に示されるように、ウェル抵抗領域4内に図8のものよりも面積の小さいP+拡散領域14、具体的には、75μm×6μmのウェル抵抗領域4内に35μm×4μmのP+拡散領域を形成した抵抗素子を用いた場合である。破線で示されたグラフcは、抵抗Rとして、図17に示されるように、ウェル抵抗領域4内に温度依存特性調整用の拡散領域を形成していない抵抗素子を用いた場合である。なお、グラフaで用いた抵抗素子の温度依存係数は3963ppm/℃、グラフbで用いた抵抗素子の温度依存係数は3734ppm/℃、グラフcで用いた抵抗素子の温度依存係数は3439ppm/℃であった。
【0094】
これらのグラフ(A),(B)から、抵抗素子が従来構造であるcのグラフでは、基準電流Iが温度変化によって0.94μA〜1.06μAの範囲で変動し、25℃のときの出力電流値を基準にした変動率は−10%〜+2%の範囲で変動しており、最大で12%のバラツキがあった。これに対し、ウェル抵抗領域4内にP+拡散領域14を広く形成したaのグラフは、基準電流Iが温度変化によって1μA〜1.05μAの範囲で変動し、25℃を基準にした変動率は−5.5%〜0%の範囲で変動しており、最大でも5.5%のバラツキしかなかった。また、bのグラフでも、基準電流Iが0.99μA〜1.07μAの範囲で変動し、25℃を基準にした変動率は−7.5%〜+0.5%の範囲で変動しており、最大でも8%のバラツキしかなかった。
【0095】
よって、抵抗素子のウェル抵抗領域内に温度依存特性調整用の拡散領域を形成して抵抗素子の抵抗値及び温度依存特性を回路の要求を満たすように調整し、抵抗Rとして用いれば、広い範囲の温度変化にも安定した電流を出力できる回路を構成することができる。
【0096】
表1は、STI構造の素子分離膜を備えたN型ウェル抵抗領域4の抵抗値及び温度依存係数(TCR)を評価した結果を示す。
図14は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を6μm、コンタクト領域6,6間の寸法を60μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を58μm、幅寸法を4μmとした。素子分離膜12の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも深くなるようにした。
【0097】
【表1】
【0098】
表1から分かるように、N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)は従来技術の構造(A)に比べて抵抗値を下げることができる。これは、STI構造の素子分離膜12がN型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも深く形成されているためである。
N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて大きくなる。
【0099】
表2は、LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗領域4の抵抗値及び温度依存係数(TCR)を評価した結果を示す。
図15は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を2μm、コンタクト領域6,6間の寸法を300μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を298.8μm、幅寸法をN型ウェル抵抗領域4の幅寸法と同じく2μmとした。素子分離膜13の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも浅くなるようにした。
【0100】
【表2】
【0101】
表2から分かるように、N+拡散領域34を備えた構造(B)では従来技術の構造(A)に比べて抵抗値を下げることができる。これに対し、P+拡散領域14を備えた構造(C)では従来技術の構造(A)に比べて抵抗値を上げることができる。これは、N型ウェル抵抗領域4とP+拡散領域14のジャンクション深さがLOCOS酸化膜からなる素子分離膜13の深さよりも深く形成されているため、N型ウェル抵抗領域4の実質的な深さ寸法(P+拡散領域14の底面とN型ウェル抵抗領域4の底面の間の寸法)が従来技術の構造(A)に比べて小さくなり、抵抗値を上げたためと推測される。
また、N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて小さくなる。
【0102】
一般に、定電流回路に用いるN型ウェル抵抗の温度依存係数としては4000ppm/℃程度がよい。LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗の場合、従来技術の構造の温度依存係数(約6000ppm/℃、表2の従来構造(A)参照)では高すぎる。これを補完するために、温度依存係数が小さいP型ウェル抵抗(温度依存係数は約1700ppm/℃)などをN型ウェル抵抗と組み合わせて用いて、総合的に目的の温度依存係数(4000ppm/℃)を達成していた。
【0103】
表2及び図15を参照して説明したように、N型ウェル抵抗領域4にP+拡散領域14を備えた構造(C)では従来技術の構造(A)に比べて抵抗値を上げることができるので、N型ウェル抵抗領域にP+拡散領域を備えた構造を用いることにより、所望の抵抗値を得る場合に従来技術に比べて抵抗領域の長さ寸法を短くすることができ、レイアウトを小さくすることができる。
さらに、N型ウェル抵抗領域にP+拡散領域を備えた構造では、従来技術に比べて温度依存係数を小さくすることができるので(表2及び図15を参照)、温度依存係数の補完に用いる抵抗素子も小さくすることができる。
【0104】
本明細書中の実施例では、P型の半導体基板2にN型のウェル抵抗領域4を形成しているが、本発明はこれに限定されるものではなく、全てが反対導電型になっていてもよい。
【図面の簡単な説明】
【0105】
【図1】抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置における断面図である。
【図2】図1の抵抗素子を形成するための形成工程を順に示す工程断面図である。
【図3】図2の続きを示す工程断面図である。
【図4】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のB−B位置における断面図である。
【図5】図4の抵抗素子を形成するための形成工程における図2の続きを示す工程断面図である。
【図6】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のC−C位置における断面図である。
【図7】図6の抵抗素子を形成するための追加の工程を順に示す図5の続きの工程断面図である。
【図8】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のD−D位置における断面図である。
【図9】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のE−E位置における断面図である。
【図10】図9の抵抗素子の形成工程を順に示す工程断面図である。
【図11】図10の続きを示す工程断面図である。
【図12】定電流回路の構成の一例を示す回路図である。
【図13】図12の定電流回路における温度と基準電流との関係を示す図であり、(A)は温度‐基準電流Iのグラフ、(B)は温度‐電流変動率のグラフである。
【図14】STI構造の素子分離膜を備えたN型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域を備えた構造の断面図、(C)はP+拡散領域を備えた構造の断面図、(D)はレイアウトを示す平面図である。
【図15】LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域を備えた構造の断面図、(C)はP+拡散領域を備えた構造の断面図、(D)はレイアウトを示す平面図である。
【図16】従来の抵抗素子の一例を示す図であり、(A)は平面図、(B)は(A)のF−F位置における断面図である。
【図17】ウェル抵抗領域におけるP+拡散領域の占める面積割合と温度依存係数との関係を示すグラフである。
【符号の説明】
【0106】
2 半導体基板
4 ウェル抵抗領域
6 コンタクト領域
8,28 シリサイド層
10 コンタクト
12 素子分離膜
14 P+拡散領域
34 N+拡散領域
【技術分野】
【0001】
本発明は、半導体基板に形成されたウェル抵抗領域からなる抵抗素子の抵抗値及び温度依存特性を調整する方法、抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置に関するものである。
【背景技術】
【0002】
近年、デジタル演算速度を向上させるために半導体装置におけるゲート電極の微細化が進む一方、半導体装置は電源製品に代表されるようにアナログ的な用途にも使用されている。
アナログ回路において半導体装置の抵抗や容量のばらつき、さらには温度依存特性や電圧依存特性は回路の特性に大きな影響を及ぼす。特に温度変化による特性のバラツキは、デジタル回路では無視できる程度であってもアナログ回路では無視することができないことがある。
【0003】
したがって、半導体装置の温度依存特性は全温度領域において平準化する必要がある。その方法として、例えば異なる温度依存特性をもつ2つの素子を用いて、互いの温度依存特性を打ち消しあうように回路を構成する方法が挙げられる。そのように構成した回路を実施例で用いている図12を参照しながら説明する。
【0004】
図12は定電流回路を示す。この図において、44は演算増幅器(以下、オペアンプという。)、M1,M2,M3は同一のペアMOSトランジスタ、Q1,Q2はバイポーラトランジスタ、Rは抵抗素子である。
トランジスタM1,M2及びM3はそれぞれのソースが同一の電源端子38に接続されてカレントミラー接続となっている。バイポーラトランジスタQ1とQ2は同一特性をもっており、ベース‐エミッタ間面積の比を1:n(n>1)とする。
【0005】
オペアンプ44の反転入力端子(−端子)の入力電圧と非反転入力端子(+端子)の入力電圧とが等しくなるように負帰還がかかっているため、抵抗Rの両端には、バイポーラトランジスタQ1のベース‐エミッタ間電圧VBE1とバイポーラトランジスタQ2のベース‐エミッタ間電圧VBE2の差ΔVBEが印加される。トランジスタM1,M2,M3はカレントミラー接続になっているため、それぞれのドレイン電流は等しく基準電流Iとなる。バイポーラトランジスタQ2の飽和電流IS2がバイポーラトランジスタQ1の飽和電流IS1のn倍であり、トランジスタM1とM2がカレントミラー接続されているので、バイポーラトランジスタQ1とQ2それぞれのエミッタ電流は等しい電流I0でバイアスされていることになり、次式(1)で表わすことができる。
【0006】
ΔVBE=VBE1−VBE2
=Vt×ln(I0/IS1)−Vt×ln(I0/IS2)
=Vt×ln(n) (1)
但し、Vtは熱電圧を表わし、Vt=kT/qとする。kはボルツマン定数、Tは絶対温度、qは電気素量である。
ここでは、k=1.38×10-13(J/K)、q=1.6×10-19(C)とする
【0007】
ΔVBE=I×R、I=Vt×ln(n)/Rであるから、基準電流Iの温度依存係数TC(I)は次式(2)で表わされる。
TC(I)=1/I×∂I/∂T
=TC(Vt)+TC(1/R)
=TC(Vt)−TC(R) (2)
したがって、上記(2)式から、基準となる温度を絶対温度300Kとすると、TC(Vt)は3333ppm/℃となる。すなわち、抵抗Rの温度依存係数TC(R)を3333ppm/℃にすることで、基準電流の温度依存係数TC(I)が0になる。
【0008】
ここで、抵抗Rの温度依存係数TC(R)は、次式(3)で求めることができる。
TC(R)=(RT−RRT)/RRT (3)
RTは基準温度での抵抗値、RRTは室温(例えば、25℃)での抵抗値である。
【0009】
図12に示されるような定電流回路の抵抗Rとしては、例えば図16に示されるようなウェル抵抗からなる抵抗素子が用いられていた。図16はウェル抵抗素子からなる抵抗素子の一例を示す図であり、(A)は半導体基板に形成された抵抗素子の構造を示す平面図であり、(B)は(A)のF−F位置における断面図である。
【0010】
図16に示された抵抗素子は、半導体基板2の主表面側にNウェル抵抗領域4が形成され、その両端部の近傍に高濃度のN+拡散領域からなるコンタクト領域6が形成されている。Nウェル抵抗領域4の両端部には例えばSTI(Shallow Trench Isolation)構造のシリコン酸化膜からなる素子分離膜46が形成されて電気的に分離されている。また、Nウェル抵抗領域4のコンタクト領域6以外の部分にも素子分離膜46が形成されている。コンタクト領域6上にはシリサイド層8及びコンタクト10が形成されている。
【特許文献1】特開2000−31269号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
図16の抵抗素子では、基板バイアスを効果的に抑制するために素子分離膜46の形成方法を工夫してNウェルを深く形成することにより、ウェル抵抗領域4の抵抗値を低くすることが提案されている(例えば、特許文献1を参照。)。
しかしこの方法は、ウェル抵抗領域4の抵抗値を調整することはできるが、抵抗値の温度依存特性を調整することはできなかった。そのため、ウェル抵抗と温度依存特性の異なる別の抵抗素子との組み合わせで抵抗素子全体としての温度特性を調整する方法も提案されているが、2つの抵抗間の製造プロセスによるバラツキの影響により所望の温度依存特性を得ることは困難であった。
【0012】
そこで本発明は、半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにすることを目的とするものである。
【課題を解決するための手段】
【0013】
本発明の抵抗素子調整方法は、半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とするものである。
そして本発明の抵抗素子は本発明の抵抗素子調整方法によって抵抗値及び温度依存特性が調整されたものであり、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているものである。
【0014】
本発明の抵抗素子調整方法及び抵抗素子において、ウェル抵抗領域内に形成する拡散領域は、ウェル抵抗領域とは反対導電型であってもよいし、ウェル抵抗領域と同じ導電型であってもよい。
拡散領域がウェル抵抗領域と反対導電型であればウェル抵抗領域の抵抗値が減少し、同じ導電型であればウェル抵抗領域の抵抗値がさらに減少する。
【0015】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成するようにしてもよい。そうすれば、ウェル抵抗領域の抵抗値をさらに低く調整できる。
【0016】
本発明者らは、ウェル抵抗領域の両端部近傍に設けられた2つのコンタクト領域の間にウェル抵抗領域とは異なる拡散領域を形成することにで、ウェル抵抗領域からなる抵抗素子の温度依存特性を変化させられることを見出した。さらに、温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積の割合を変化させることで、温度依存特性すなわち温度依存係数を調整できることを見出した。そのことを示すデータを図17に示す。
【0017】
図17はN型のウェル抵抗領域におけるP+拡散領域の占める面積割合(%)と抵抗素子の温度依存係数(ppm/℃)との関係を示すグラフである。
このグラフから、温度依存係数はウェル抵抗領域におけるP+拡散領域の占める面積割合に依存していることがわかる。そして、図16に示されているような、ウェル抵抗領域内にP+拡散領域を形成していない(面積割合が0%)場合の温度依存係数が3350ppm/℃程度であるのに対し、ウェル抵抗領域内にP+拡散領域を50%の面積割合で形成すれば温度依存係数が3600ppm/℃まで上昇されられている。この結果からN型のウェル抵抗領域におけるP+拡散領域の占める面積割合を増加させることで温度依存係数を増加させることができ、逆にP+拡散領域の占める面積割合を減少させると温度依存係数を減少させることができることがわかった。
【0018】
したがって、本発明の抵抗素子調整方法及び抵抗値においては、抵抗素子の抵抗値及び温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整することが好ましい。
【0019】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成することが好ましい。
特に、素子分離膜をその形成領域の半導体基板をエッチングして窪み部を形成し、窪み部を含む半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって窪み部のみに絶縁膜を残すことで形成するようにしてもよい。すなわち、素子分離膜を半導体基板に埋め込まれたSTI構造のものとするようにしてもよい。素子分離膜をSTI構造に形成することで、半導体基板の表面が平坦化されているので、素子分離膜が形成されている領域と形成されていない領域に対して不純物のイオン注入を行なっても、半導体基板の表面から均等な深さの位置に不純物を注入することができる。したがって、素子分離膜がSTI構造で形成されている場合においては、ウェル抵抗領域を形成するための不純物注入は、素子分離膜を形成した後で行なうことができる。
さらに、STI構造の素子分離膜によって拡散領域の形成領域を画定するようにすれば、拡散領域を自己整合的に形成することができ、また、その形成領域に注入された不純物が形成領域よりも外側に拡散することを素子分離膜で防止できる。
【0020】
拡散領域を形成するための不純物注入は、半導体基板の他の領域の素子を形成するための工程を利用することが好ましい。
【0021】
素子分離膜としては、半導体基板に形成された窪み部に絶縁膜が埋め込まれたもの、すなわちSTI構造に形成されているものであってもよいし、LOCOS(local oxidation of silicon)酸化膜であってもよい。
【0022】
本発明の抵抗素子としては、複数のウェル抵抗領域を備えたものに対しても適用することができ、その一例として、少なくとも1つのウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されているものを挙げることができる。
【0023】
本発明の電流発生装置は、温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、電圧生成装置により生成された電圧が両端に印加される抵抗素子と、電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置であって、抵抗素子として本発明の温度特性調整用抵抗素子が用いられているものである。
【発明の効果】
【0024】
本発明の抵抗素子調整方法は、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成するようにしたので、所望の抵抗値や温度依存特性をもつ抵抗素子を形成することができる。
そして本発明の抵抗素子は、本発明の抵抗素子調整方法によって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているので、抵抗素子を所望の抵抗値や温度依存特性をもつものにすることができる。
【0025】
ウェル抵抗領域内の拡散領域をウェル抵抗領域とは反対導電型の不純物を注入して形成すれば、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
また、ウェル抵抗領域と同じ導電型の不純物を注入して形成しても、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
【0026】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成すれば、拡散領域の抵抗値が低下して抵抗素子の抵抗値が低下するので、ウェル抵抗領域内に形成する拡散領域の導電型との組み合わせによって、抵抗値や温度依存係数を広い範囲で調整することができる。
【0027】
従来の技術では、例えば試作の段階で抵抗素子の抵抗値が所望の抵抗値とは違っていた場合、ウェル抵抗領域の長さや幅を変更することによって抵抗値の調整を行なうなどしていたが、ウェル抵抗領域を変更するとそれらの形成に用いるマスクを変更する必要があった。これらのマスクを変更するには、写真製版工程で用いる露光用レチクルのパターンを形成し直す必要があり、手間がかかる。これに対し、抵抗素子の抵抗値や温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整するようにすれば、コンタクト領域やコンタクトの形成位置を変更しなくてよいので、このためのマスクの変更を一部省略することができる。すなわち、ウェル抵抗領域中に形成する抵抗値及び温度依存特性調整用の拡散領域を形成するためのマスクを変更するだけでよくなる。
本発明の抵抗値及び温度依存特性調整方法は、特にシリサイド層を抵抗値及び温度依存特性調整用の拡散領域上に形成することとの組み合わせにより、より広い範囲での抵抗値及び温度依存特性の調整が可能になる。
【0028】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成するようにすれば、拡散領域の形成領域を素子分離膜によって画定することができる。
そして、素子分離部膜をSTI構造で形成することで、STI構造の素子分離膜によって確定された拡散領域の形成領域よりも外側に不純物が拡散するのを防止できるので、所望の領域に拡散領域を形成することができる。そうすれば、抵抗値及び温度依存特性調整用の拡散領域の形成面積を精度良く制御することができるようになるので、抵抗値及び温度依存特性の調整精度が向上する。
【0029】
拡散領域を形成するための不純物注入が、同じ半導体基板の他の領域の素子を形成するための工程を利用するものであれば、拡散領域を形成するための専用の工程を入れることなく、抵抗値や温度依存特性を調整することができる。
【0030】
本発明の電流発生装置では、本発明の温度依存特性調整用抵抗を抵抗素子として用いているので、所望の温度依存性をもつ電流を発生させることができる。
【発明を実施するための最良の形態】
【0031】
図1はウェル抵抗からなる抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置における断面図である。
P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部に、STI構造のシリコン酸化膜からなる素子分離膜12が形成されている。
【0032】
ウェル抵抗領域4内の2箇所に、高濃度のN+拡散領域であるコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
ウェル抵抗領域4内のコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のP+拡散領域14が形成されている。ウェル抵抗領域4内のコンタクト領域6及びP+拡散領域14を除く領域の主表面側にもSTI構造の素子分離膜12が形成されている。
素子分離膜12としては、STI構造で形成されたシリコン酸化膜の他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
【0033】
この実施例の抵抗素子は、温度依存特性を調整するためにウェル抵抗領域4内に拡散領域14が形成されているので、この抵抗素子を用いる回路に応じた温度依存係数を有することができる。温度依存係数については既に図17を用いて説明したが、ウェル抵抗領域4において拡散領域14が占める面積割合を変化させることで調整することができるので、所望の温度依存係数を得ることができる。また、所望の抵抗値を得るために、これまではウェル抵抗領域の幅又は長さを変更していたが、この実施例の抵抗素子ではウェル抵抗領域4内の拡散領域14のサイズを変更するだけで抵抗値を調整することができるので、ウェル抵抗領域4のサイズを変更する必要がない。
【0034】
図2及び図3は図1の抵抗素子の形成工程を順に示す断面工程図である。なお、図3は図2の続きを示している。
【0035】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を形成する。シリコン窒化膜18上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20を形成する。
【0036】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0037】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0038】
(d)例えばCMP(Chemical Mechanical Polish)によって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0039】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク22を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0040】
(f)半導体基板2の主表面上に、コンタクト領域を形成する領域に開口部をもつフォトレジストマスク24を写真製版技術を用いて形成し、フォトレジストマスク24をマスクにしてAs(砒素)をイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。フォトレジストマスク24を除去した後、熱拡散処理を行なってコンタクト領域6をウェル抵抗領域4の両端部に形成する。
【0041】
(g)P+拡散領域を形成する領域に開口部をもつフォトレジストマスク26を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク26をマスクにして、不純物として例えばB(ホウ素)をイオン注入する。イオン注入条件は、例えばドーズ量が2.5×1015A/cm2、イオン注入装置の出力電圧が5KeVである。
【0042】
(h)フォトレジストマスク26を除去した後、熱拡散処理を行なってP+拡散領域14をウェル抵抗領域4表面側のコンタクト領域6の間に形成する。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図1の抵抗素子が完成する。
【0043】
上記工程(a)〜(h)は抵抗素子を形成する専用の工程のように示されているが、例えば工程(f)と(g)のイオン注入は、他の領域に形成されるトランジスタのソース及びドレインを形成するためのイオン注入工程を利用することができる。そうすれば、従来の抵抗素子の形成工程に新たな工程を追加することなく抵抗値及び温度依存特性を調整することができる。
【0044】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やP+拡散領域14を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0045】
図4はウェル抵抗からなる抵抗素子の他の実施例を示す図であり、(A)は平面図、(B)は(A)のB−B位置における断面図である。
この実施例の抵抗素子は、P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部にSTI構造のシリコン酸化膜からなる素子分離膜12が形成されており、ウェル抵抗領域4が他の素子とは電気的に分離されている。ウェル抵抗領域4内の2箇所に高濃度のN+拡散領域であるコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
【0046】
ウェル抵抗領域4内でコンタクト領域6の間の領域に、この抵抗素子の抵抗値及び温度依存特性調整用のN+拡散領域34が形成されている。図1の抵抗素子ではウェル抵抗領域4の抵抗値を下げて温度依存係数を増加させるためにP+拡散領域14が形成されていたが、この実施例の抵抗素子はN+拡散領域34が同じ領域に形成されている。P+拡散領域14に代えてN+拡散領域34を形成することにより、抵抗素子の抵抗値をさらに下げることができる。このような抵抗素子では、ウェル抵抗領域4におけるN+拡散領域34の占める割合を変化させることで、抵抗素子の抵抗値及び温度依存特性を調整することができ、N+拡散領域34の占める割合が増加するほど抵抗値が低くなる。
【0047】
図4の抵抗素子は以下の工程(a)〜(e),(f’),(h’)を順に行なうことで形成することができる。なお、工程(a)〜(e)は図2の(a)〜(e)に対応し、(f’),(h’)は図5の(f’),(h’)に対応する。
【0048】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を成膜する。写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20をシリコン窒化膜18上に形成する。
【0049】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0050】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0051】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0052】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク22を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0053】
(f’)ウェル抵抗領域4が形成された半導体基板2の主表面上に、コンタクト領域6の形成領域及びN+拡散領域34の形成領域に開口部をもつフォトレジストマスク36を形成し、フォトレジストマスク36をマスクにして不純物であるAsをイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。
【0054】
(h’)フォトレジストマスク36を除去した後、熱拡散処理を行なってコンタクト領域6及びN+拡散領域34を形成する。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図4の抵抗素子が完成する。
【0055】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やP+拡散領域14を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0056】
次に、抵抗素子のさらに他の実施例について説明する。図6は抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のC−C位置における断面図である。
この抵抗素子は、図4の抵抗素子と同様に、半導体基板2の主表面側に、素子分離膜12によって電気的に分離されたN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4内の2箇所にコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
ウェル抵抗領域4内でコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のN+拡散領域34が形成されている。N+拡散領域34の表面側には、例えばCo(コバルト)とシリコンが反応して形成されたシリサイド層28が形成されている。ウェル抵抗領域4のコンタクト領域4及びN+拡散領域34が形成されている領域を除く領域にはSTI構造の素子分離膜12が形成されている。
【0057】
図6の抵抗素子の形成方法を説明する。図6の抵抗素子は以下の工程(a)〜(e),(f’),(h’),(i)〜(l)を順に行なうことで形成することができる。なお、以下の工程(a)〜(e)は図2の(a)〜(e)に対応し、工程(f’),(h’)は図5の(f’),(h’)に対応し、工程(i)〜(l)は図7の(i)〜(l)に対応する。
【0058】
(a)P型半導体基板2の主表面全体にシリコン酸化膜16及びシリコン窒化膜18を形成する。シリコン窒化膜18上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク20を形成する。
【0059】
(b)フォトレジストマスク20をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク20を除去する。
【0060】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜21を堆積する。
【0061】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜12を形成する。
【0062】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク22を写真製版技術を用いて形成し、フォトレジストマスク22をマスクにして、ウェル抵抗領域を形成する領域に不純物であるP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。その後、フォトレジストマスク22を除去し、熱拡散処理を行なってN型のウェル抵抗領域4を形成する。
【0063】
(f’)コンタクト領域6の形成領域及びN+拡散領域34の形成領域に開口部をもつフォトレジストマスク36を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク36をマスクにして、不純物として例えばAsをイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。
【0064】
(h’)フォトレジストマスク36を除去した後、熱拡散処理を行なってコンタクト領域6及びN+拡散領域34を形成する。
【0065】
(i)半導体基板2の主表面上全体にシリコン酸化膜30を成膜し、さらにその上にコンタクト領域6上及びN+拡散領域34上に開口部をもつフォトレジストマスク32を写真製版技術を用いて形成する。
【0066】
(j)フォトレジストマスク32をマスクにしてエッチング処理を行ない、コンタクト領域6上及びN+拡散領域14上のシリコン酸化膜30を除去し、さらにフォトレジストマスク32を除去する。
【0067】
(k)半導体基板2の主表面上全体に例えばCo(コバルト)などの高融点金属膜33を形成する。高融点金属膜33としては、Coの他にTi(チタン)、Ni(ニッケル)など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【0068】
(l)熱処理を施して高融点金属33と高融点金属33に接するシリコンとを反応させ、コンタクト領域6上にシリサイド層8を形成し、N+拡散領域34上にシリサイド層28を形成する。その後、未反応の高融点金属膜33を除去する。
コンタクト領域6上のシリサイド層8上にコンタクト10を形成することで、図6の抵抗素子が完成する。
【0069】
この実施例では、抵抗値及び温度依存特性調整用のN+拡散領域34上にシリサイド層28を形成することで、N+拡散領域34の抵抗値の低下を図っている。このように、抵抗値及び温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積割合を変化させるだけでなく、抵抗値及び温度依存特性調整用の拡散領域上にシリサイド層を形成することでより幅広く抵抗値の調整を行なうことができる。
また、上記形成工程(i)〜(l)に示されるように、N+拡散領域34上のシリサイド層28を形成する工程として、コンタクト領域6上のシリサイド層8を形成する工程を利用しているので、工程数を増加させることなく抵抗値の低下を図ることができる。
【0070】
なお、この実施例においてはN+拡散領域34上のシリサイド層28を形成する工程として、コンタクト領域6上のシリサイド層8を形成する工程を利用しているが、本発明はこれに限定されるものではなく、コンタクト領域6上のシリサイド層8の形成工程とは別に工程を追加してN+拡散領域34上にシリサイド層28を形成してもよい。また、図示及び詳細な説明は省略しているが、図1に示したような、抵抗値及び温度依存特性調整用の拡散領域としてP+拡散領域が形成された抵抗素子においても、そのP+拡散領域上にシリサイド層を形成してもよい。
【0071】
この実施例の形成工程では、素子分離膜12をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜12として形成してもよい。ただし、素子分離膜12を形成した後の工程において、コンタクト領域6やN+拡散領域34を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜12をSTI構造で形成することがより好ましい。
【0072】
次に、2つのウェル抵抗領域からなる抵抗素子の一実施例を説明する。図9は2つのウェル抵抗領域からなる抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のE−E位置における断面図である。
この実施例の抵抗素子は、P型の半導体基板2の主表面側の2箇所に、素子分離膜44によって電気的に分離された2つのN型ウェル抵抗領域4a,4bが互いに離間して形成されている。素子分離膜44としては、図に示されているSTI構造のものの他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
【0073】
ウェル抵抗領域4a内の2箇所に高濃度のN+拡散領域であるコンタクト領域6aが互いに離間して形成されており、コンタクト領域6a上にシリサイド層8aを介して例えばタングステンからなるコンタクト10aが形成されている。互いに離間したコンタクト領域6aの間に、抵抗値及び温度依存特性調整用のN+拡散領域46が形成されている。
【0074】
ウェル抵抗領域4b内の2箇所に高濃度のN+拡散領域であるコンタクト領域6bが互いに離間して形成されており、コンタクト領域6b上にシリサイド層8bを介して例えばタングステンからなるコンタクト10bが形成されている。互いに離間したコンタクト領域6bの間に、抵抗値及び温度依存特性調整用のP+拡散領域48が形成されている。P+拡散領域48の表面側には、例えばCoとシリコンからなるシリサイド層50が形成されている。
【0075】
ウェル抵抗領域4aのコンタクト領域6a及びN+拡散領域46以外の領域、ウェル抵抗領域4bのコンタクト領域6b及びP+拡散領域48以外の領域には、ウェル抵抗領域44及び46の周囲部に形成されている素子分離膜48と同じ素子分離膜48が形成されている。
【0076】
次に、図9に示した抵抗素子の形成方法を図10及び図11を参照しながら説明する。図10及び図11は抵抗素子の形成工程を順に示す工程断面図であり、図11は図10の続きを示している。
【0077】
(a)P型半導体基板2の主表面全体にシリコン酸化膜52及びシリコン窒化膜54を成膜する。さらに、シリコン窒化膜54上に素子分離膜を形成する領域に開口部をもつフォトレジストマスク56を写真製版技術を用いて形成する。
【0078】
(b)フォトレジストマスク56をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク56を除去する。
【0079】
(c)半導体基板2の主表面側全体にCVD法によりシリコン酸化膜58を堆積する。
【0080】
(d)例えばCMPによって研磨し、半導体基板2の主表面に形成されていた矩形の窪みに素子分離膜44を形成する。
【0081】
(e)半導体基板2の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク60を写真製版技術を用いて形成し、フォトレジストマスク60をマスクにして、ウェル抵抗領域を形成する領域にP(リン)をイオン注入する。イオン注入条件は、例えばドーズ量が2×1013A/cm2、イオン注入装置の出力電圧が490KeVである。フォトレジストマスク60を除去した後、熱拡散処理を行なってN型のウェル抵抗領域4a,4bを形成する。
【0082】
(f)ウェル抵抗領域4a及び4bのコンタクト領域を形成する領域と、抵抗値及び温度依存特性調整用のN+拡散領域を形成する領域に開口部をもつフォトレジストマスク62を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク62をマスクにしてAs(砒素)をイオン注入する。イオン注入条件は、例えばドーズ量が4×1015A/cm2、イオン注入装置の出力電圧が60KeVである。その後、フォトレジストマスク62を除去し、熱拡散処理を行なってコンタクト領域6a,6b及びN+拡散領域46を形成する。
【0083】
(g)ウェル抵抗領域4bのP+拡散領域を形成する領域に開口部をもつフォトレジストマスク64を写真製版技術を用いて半導体基板2の主表面上に形成する。フォトレジストマスク64をマスクにしてB(ホウ素)をイオン注入する。イオン注入条件は、例えばドーズ量が2.5×1015A/cm2、イオン注入装置の出力電圧が5KeVである。その後、フォトレジストマスク26を除去し、熱拡散処理を行なってP+拡散領域48をコンタクト領域6bの間に形成する。
【0084】
(h)半導体基板2の主表面上全面にシリコン酸化膜66を形成し、さらにその上にシリサイド層を形成する領域、ここではコンタクト領域6a,6b上及びP+拡散領域48上に開口部をもつレジストマスクを形成した後、そのレジストマスクをマスクにしてドライエッチングを行ない、シリサイド層を形成しない領域、すなわちN+拡散領域46上のみにシリコン酸化膜66を残す。
【0085】
(i)シリコン酸化膜66を含む半導体基板2上全面に、例えばCoからなる高融点金属膜68を形成する。高融点金属膜68としては、Coの他にTi(チタン)、Ni(ニッケル)など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【0086】
(j)熱処理により、高融点金属膜68と高融点金属膜68に接しているシリコンとを反応させてコンタクト領域6a,6b上にシリサイド層8a,8bを形成し、P+拡散領域48上にシリサイド層50を形成する。未反応の高融点金属膜68は除去する。
その後、コンタクト領域6a,6b上のシリサイド層8a,8b上にコンタクト10a,10bを形成して、図9の抵抗素子が完成する。
【0087】
上記形成工程において、例えば工程(f)のN+拡散領域46を形成するためのイオン注入工程や工程(g)のP+拡散領域48を形成するためのイオン注入工程は、半導体基板2の他の領域に形成するCMOSトランジスタのソース及びドレインその他の拡散層を形成するための工程を利用することができる。そうすれば、拡散領域46,48を形成するための専用の工程を必要としないので、従来の形成工程に新たな工程を追加することなく、抵抗値及び温度依存特性を調整することができる。
【0088】
また、この実施例の形成工程では、素子分離膜44をCVD法及びCMP法を用いてSTI構造で形成しているが、本発明はこれに限定されるものではなく、LOCOS法を用いてLOCOS酸化膜を素子分離膜44として形成してもよい。ただし、素子分離膜12を形成した後の工程においてコンタクト領域6a,6b、N+拡散領域46又はP+拡散領域48を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜44をSTI構造で形成することがより好ましい。
【0089】
本発明の電流発生装置の実施例を説明する。
以上の実施例に示されているような抵抗値及び温度依存特性を調整した抵抗素子の用途としては、例えば図12に示されるような電流発生装置の一実施例としての定電流回路を挙げることができる。
【0090】
図12の定電流回路について説明する。
M1,M2及びM3はカレントミラー接続された同一のペアMOSトランジスタであり、トランジスタM1,M2及びM3のソースは電源端子38を介して電源回路に接続されている。トランジスタM1はバイポーラトランジスタQ1を介して接地されており、トランジスタM2は抵抗R、バイポーラトランジスタQ2を介して接地されている。バイポーラトランジスタQ1及びQ2はベースとコレクタが接地されている。バイポーラトランジスタQ1とQ2は同一特性をもっているが、それぞれのベース‐エミッタ間面積は異なっている。
【0091】
オペアンプ44の反転入力端子(−端子)にはバイポーラトランジスタQ1のコレクタ‐エミッタ間電圧に起因する電位が入力され、非反転入力端子(+端子)にはバイポーラトランジスタQ2のベース‐エミッタ間電圧及び抵抗Rの両端にかかる電圧に起因する電位が入力される。
この定電流回路では、トランジスタM1,M2、バイポーラトランジスタQ1,Q2、オペアンプ44が、本発明の電流発生装置における温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部を構成し、抵抗Rが電圧生成部により生成された電圧が両端に印加される抵抗素子を構成し、トランジスタM3が電圧生成部によって生成された電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部を構成している。
【0092】
このような定電流回路では、既述の(2)式で示されているように、基準電流Iの温度依存係数TC(I)はTC(Vt)とTC(R)の差で決定される。抵抗Rとして、例えば図1、図4、図6又は図8に示されているような、ウェル抵抗領域内に抵抗値及び温度依存特性を調整するための拡散領域が形成された抵抗素子を用いることで、温度依存係数TC(R)を調整することができ、基準電流Iの温度依存特性を調整することができる。 この定電流回路において、抵抗Rのウェル抵抗領域内に、例えば図1、図4、図6又は図8に示されているように抵抗値及び温度依存特性を調整するための拡散領域を形成してVtの温度依存性を抵抗Rの温度依存性で打ち消すようにすれば、基準電流Iの温度依存性を減らすことができ、出力電流Iを温度変化に関係なく一定にすることができる。
【0093】
図13は図12の定電流回路における温度(℃)と基準電流I(μA)との関係を示すグラフである。(A)において、横軸は温度(℃)であり、縦軸は電流I(μA)である。また、(B)において、横軸は温度(℃)であり、縦軸は電流変動率(%)である。ここでの電流変動率は、温度が25℃のときの出力電流値を基準としている。(A)及び(B)において、太い実線で示されたグラフaは、抵抗Rとして、図8に示されるように、ウェル抵抗領域4内に面積の大きいP+拡散領域14、具体的には、80μm×6μmのウェル抵抗領域4内に70μm×4μmのP+拡散領域を形成した抵抗素子を用いた場合である。また、グラフaよりも細い実線で占めされたグラフbは、抵抗Rとして、図1に示されるように、ウェル抵抗領域4内に図8のものよりも面積の小さいP+拡散領域14、具体的には、75μm×6μmのウェル抵抗領域4内に35μm×4μmのP+拡散領域を形成した抵抗素子を用いた場合である。破線で示されたグラフcは、抵抗Rとして、図17に示されるように、ウェル抵抗領域4内に温度依存特性調整用の拡散領域を形成していない抵抗素子を用いた場合である。なお、グラフaで用いた抵抗素子の温度依存係数は3963ppm/℃、グラフbで用いた抵抗素子の温度依存係数は3734ppm/℃、グラフcで用いた抵抗素子の温度依存係数は3439ppm/℃であった。
【0094】
これらのグラフ(A),(B)から、抵抗素子が従来構造であるcのグラフでは、基準電流Iが温度変化によって0.94μA〜1.06μAの範囲で変動し、25℃のときの出力電流値を基準にした変動率は−10%〜+2%の範囲で変動しており、最大で12%のバラツキがあった。これに対し、ウェル抵抗領域4内にP+拡散領域14を広く形成したaのグラフは、基準電流Iが温度変化によって1μA〜1.05μAの範囲で変動し、25℃を基準にした変動率は−5.5%〜0%の範囲で変動しており、最大でも5.5%のバラツキしかなかった。また、bのグラフでも、基準電流Iが0.99μA〜1.07μAの範囲で変動し、25℃を基準にした変動率は−7.5%〜+0.5%の範囲で変動しており、最大でも8%のバラツキしかなかった。
【0095】
よって、抵抗素子のウェル抵抗領域内に温度依存特性調整用の拡散領域を形成して抵抗素子の抵抗値及び温度依存特性を回路の要求を満たすように調整し、抵抗Rとして用いれば、広い範囲の温度変化にも安定した電流を出力できる回路を構成することができる。
【0096】
表1は、STI構造の素子分離膜を備えたN型ウェル抵抗領域4の抵抗値及び温度依存係数(TCR)を評価した結果を示す。
図14は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を6μm、コンタクト領域6,6間の寸法を60μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を58μm、幅寸法を4μmとした。素子分離膜12の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも深くなるようにした。
【0097】
【表1】
【0098】
表1から分かるように、N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)は従来技術の構造(A)に比べて抵抗値を下げることができる。これは、STI構造の素子分離膜12がN型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも深く形成されているためである。
N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて大きくなる。
【0099】
表2は、LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗領域4の抵抗値及び温度依存係数(TCR)を評価した結果を示す。
図15は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を2μm、コンタクト領域6,6間の寸法を300μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を298.8μm、幅寸法をN型ウェル抵抗領域4の幅寸法と同じく2μmとした。素子分離膜13の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも浅くなるようにした。
【0100】
【表2】
【0101】
表2から分かるように、N+拡散領域34を備えた構造(B)では従来技術の構造(A)に比べて抵抗値を下げることができる。これに対し、P+拡散領域14を備えた構造(C)では従来技術の構造(A)に比べて抵抗値を上げることができる。これは、N型ウェル抵抗領域4とP+拡散領域14のジャンクション深さがLOCOS酸化膜からなる素子分離膜13の深さよりも深く形成されているため、N型ウェル抵抗領域4の実質的な深さ寸法(P+拡散領域14の底面とN型ウェル抵抗領域4の底面の間の寸法)が従来技術の構造(A)に比べて小さくなり、抵抗値を上げたためと推測される。
また、N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて小さくなる。
【0102】
一般に、定電流回路に用いるN型ウェル抵抗の温度依存係数としては4000ppm/℃程度がよい。LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗の場合、従来技術の構造の温度依存係数(約6000ppm/℃、表2の従来構造(A)参照)では高すぎる。これを補完するために、温度依存係数が小さいP型ウェル抵抗(温度依存係数は約1700ppm/℃)などをN型ウェル抵抗と組み合わせて用いて、総合的に目的の温度依存係数(4000ppm/℃)を達成していた。
【0103】
表2及び図15を参照して説明したように、N型ウェル抵抗領域4にP+拡散領域14を備えた構造(C)では従来技術の構造(A)に比べて抵抗値を上げることができるので、N型ウェル抵抗領域にP+拡散領域を備えた構造を用いることにより、所望の抵抗値を得る場合に従来技術に比べて抵抗領域の長さ寸法を短くすることができ、レイアウトを小さくすることができる。
さらに、N型ウェル抵抗領域にP+拡散領域を備えた構造では、従来技術に比べて温度依存係数を小さくすることができるので(表2及び図15を参照)、温度依存係数の補完に用いる抵抗素子も小さくすることができる。
【0104】
本明細書中の実施例では、P型の半導体基板2にN型のウェル抵抗領域4を形成しているが、本発明はこれに限定されるものではなく、全てが反対導電型になっていてもよい。
【図面の簡単な説明】
【0105】
【図1】抵抗素子の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置における断面図である。
【図2】図1の抵抗素子を形成するための形成工程を順に示す工程断面図である。
【図3】図2の続きを示す工程断面図である。
【図4】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のB−B位置における断面図である。
【図5】図4の抵抗素子を形成するための形成工程における図2の続きを示す工程断面図である。
【図6】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のC−C位置における断面図である。
【図7】図6の抵抗素子を形成するための追加の工程を順に示す図5の続きの工程断面図である。
【図8】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のD−D位置における断面図である。
【図9】抵抗素子のさらに他の実施例を示す図であり、(A)は平面図、(B)は(A)のE−E位置における断面図である。
【図10】図9の抵抗素子の形成工程を順に示す工程断面図である。
【図11】図10の続きを示す工程断面図である。
【図12】定電流回路の構成の一例を示す回路図である。
【図13】図12の定電流回路における温度と基準電流との関係を示す図であり、(A)は温度‐基準電流Iのグラフ、(B)は温度‐電流変動率のグラフである。
【図14】STI構造の素子分離膜を備えたN型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域を備えた構造の断面図、(C)はP+拡散領域を備えた構造の断面図、(D)はレイアウトを示す平面図である。
【図15】LOCOS酸化膜からなる素子分離膜を備えたN型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域を備えた構造の断面図、(C)はP+拡散領域を備えた構造の断面図、(D)はレイアウトを示す平面図である。
【図16】従来の抵抗素子の一例を示す図であり、(A)は平面図、(B)は(A)のF−F位置における断面図である。
【図17】ウェル抵抗領域におけるP+拡散領域の占める面積割合と温度依存係数との関係を示すグラフである。
【符号の説明】
【0106】
2 半導体基板
4 ウェル抵抗領域
6 コンタクト領域
8,28 シリサイド層
10 コンタクト
12 素子分離膜
14 P+拡散領域
34 N+拡散領域
【特許請求の範囲】
【請求項1】
半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、
前記ウェル抵抗領域内の前記コンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とする抵抗素子調整方法。
【請求項2】
前記ウェル抵抗領域とは反対導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
【請求項3】
前記ウェル抵抗領域と同じ導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
【請求項4】
前記拡散領域の表面側にシリサイド層を形成する請求項1から3のいずれかに記載の抵抗素子調整方法。
【請求項5】
前記ウェル抵抗領域において前記拡散領域が占める面積割合を変化させることで前記抵抗値及び前記温度依存特性を調整する請求項1から4のいずれかに記載の抵抗素子調整方法。
【請求項6】
前記拡散領域を形成する前に、前記ウェル抵抗領域内の前記拡散領域を形成する領域の周囲に素子分離膜を形成する請求項1から5のいずれかに記載の抵抗素子調整方法。
【請求項7】
前記素子分離膜は、その形成領域の半導体基板をエッチングして窪み部を形成し、前記窪み部を含む前記半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって前記窪み部のみに前記絶縁膜を残すことで形成する請求項6に記載の抵抗素子調整方法。
【請求項8】
前記ウェル抵抗領域は、前記素子分離膜を形成した後で不純物注入を行なって形成する請求項7に記載の抵抗素子調整方法。
【請求項9】
前記拡散領域を形成するための不純物注入は、前記半導体基板の他の領域の素子を形成するための工程を利用する請求項1から8のいずれかに記載の抵抗素子調整方法。
【請求項10】
半導体基板の主表面側に形成されたウェル抵抗領域と、前記ウェル抵抗領域内の互いに離間した2つの領域に形成されたコンタクト領域と、前記コンタクト領域上に形成されたコンタクトと、を備えた抵抗素子において、
前記ウェル抵抗領域の前記コンタクト領域の間の領域の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されていることを特徴とする抵抗素子。
【請求項11】
前記拡散領域は前記ウェル抵抗領域とは反対導電型である請求項10に記載の抵抗素子。
【請求項12】
前記拡散領域は前記ウェル抵抗領域と同導電型である請求項10に記載の抵抗素子。
【請求項13】
前記ウェル抵抗領域の前記コンタクト領域及び前記拡散領域とは異なる領域に素子分離膜が形成されている請求項10から12のいずれかに記載の抵抗素子。
【請求項14】
前記素子分離膜は前記半導体基板に形成された窪み部に絶縁膜が埋め込まれたものである請求項13に記載の抵抗素子。
【請求項15】
複数のウェル抵抗領域を備え、少なくとも1つの前記ウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されている請求項10から14のいずれかに記載の抵抗素子。
【請求項16】
温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、前記電圧生成装置により生成された電圧が両端に印加される抵抗素子と、前記電圧と前記抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置において、
前記抵抗素子として請求項10から15のいずれかに記載の温度特性調整用抵抗素子が用いられていることを特徴とする電流発生装置。
【請求項1】
半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、
前記ウェル抵抗領域内の前記コンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とする抵抗素子調整方法。
【請求項2】
前記ウェル抵抗領域とは反対導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
【請求項3】
前記ウェル抵抗領域と同じ導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
【請求項4】
前記拡散領域の表面側にシリサイド層を形成する請求項1から3のいずれかに記載の抵抗素子調整方法。
【請求項5】
前記ウェル抵抗領域において前記拡散領域が占める面積割合を変化させることで前記抵抗値及び前記温度依存特性を調整する請求項1から4のいずれかに記載の抵抗素子調整方法。
【請求項6】
前記拡散領域を形成する前に、前記ウェル抵抗領域内の前記拡散領域を形成する領域の周囲に素子分離膜を形成する請求項1から5のいずれかに記載の抵抗素子調整方法。
【請求項7】
前記素子分離膜は、その形成領域の半導体基板をエッチングして窪み部を形成し、前記窪み部を含む前記半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって前記窪み部のみに前記絶縁膜を残すことで形成する請求項6に記載の抵抗素子調整方法。
【請求項8】
前記ウェル抵抗領域は、前記素子分離膜を形成した後で不純物注入を行なって形成する請求項7に記載の抵抗素子調整方法。
【請求項9】
前記拡散領域を形成するための不純物注入は、前記半導体基板の他の領域の素子を形成するための工程を利用する請求項1から8のいずれかに記載の抵抗素子調整方法。
【請求項10】
半導体基板の主表面側に形成されたウェル抵抗領域と、前記ウェル抵抗領域内の互いに離間した2つの領域に形成されたコンタクト領域と、前記コンタクト領域上に形成されたコンタクトと、を備えた抵抗素子において、
前記ウェル抵抗領域の前記コンタクト領域の間の領域の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されていることを特徴とする抵抗素子。
【請求項11】
前記拡散領域は前記ウェル抵抗領域とは反対導電型である請求項10に記載の抵抗素子。
【請求項12】
前記拡散領域は前記ウェル抵抗領域と同導電型である請求項10に記載の抵抗素子。
【請求項13】
前記ウェル抵抗領域の前記コンタクト領域及び前記拡散領域とは異なる領域に素子分離膜が形成されている請求項10から12のいずれかに記載の抵抗素子。
【請求項14】
前記素子分離膜は前記半導体基板に形成された窪み部に絶縁膜が埋め込まれたものである請求項13に記載の抵抗素子。
【請求項15】
複数のウェル抵抗領域を備え、少なくとも1つの前記ウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されている請求項10から14のいずれかに記載の抵抗素子。
【請求項16】
温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、前記電圧生成装置により生成された電圧が両端に印加される抵抗素子と、前記電圧と前記抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置において、
前記抵抗素子として請求項10から15のいずれかに記載の温度特性調整用抵抗素子が用いられていることを特徴とする電流発生装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2008−21962(P2008−21962A)
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願番号】特願2007−71412(P2007−71412)
【出願日】平成19年3月19日(2007.3.19)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願日】平成19年3月19日(2007.3.19)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
[ Back to top ]