【課題】フローティングボディ効果の除去、並びにラッチアップ耐性の向上するＳＯＩ半導体集積回路の提供。
【解決手段】埋め込み絶縁層の上に積層された第１導電型の半導体層で構成されたＳＯＩ半導体集積回路において、同一な導電型を有する複数のトランジスタ活性領域１５５ｂと、トランジスタ活性領域１５５ｂから離隔され、半導体層の一部分からなる少なくとも一つのボディコンタクト活性領域１５５ａと、隣接したトランジスタ活性領域の間に配置された埋め込み絶縁層と接触する完全トレンチ素子分離層１５７ｂと、トランジスタ活性領域１５５ｂ及びボディコンタクト活性領域１５５ａを定義し、トランジスタ活性領域の側壁の一部と接触する部分トレンチ素子分離層１５７ａと、各々のトランジスタの活性領域の上部を横切る絶縁されたゲートパターン１６１ａより構成する。 （もっと読む）

【課題】例えば、高圧水蒸気処理によってＰチャネル型ＴＦＴ等のトランジスタ素子の動作特性が低下させない。
【解決手段】ＴＦＴ１３０と同層に形成されたＴＦＴ３０の高圧水蒸気処理が施される際に、重なる部分４２ａに水分が回り込まないようにＴＦＴ１３０上に保護膜１３３ａ及び１３３ｂが形成されている。このような保護膜１３３ａ及び１３３ｂが形成された境界領域Ｒａ及びＲｂの夫々は、絶縁膜４２上の画素領域に形成されたＴＦＴ３０に高圧水蒸気処理が施された際に、重なる部分４２ａ、より具体的には、絶縁膜４２のうちチャネル領域１３０ａ´の両端部分に重なる部分に水分が回り込まないように重なる部分４２ａを保護可能な幅を有する領域である。 （もっと読む）

【課題】
本発明は、低温下で結晶性の良好な単結晶および多結晶を提供することを目的とする。また、本発明は、固相成長法を用い、信頼性の高い半導体装置を提供することを目的とする。
【解決手段】
本発明では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜３を形成する。 （もっと読む）

【課題】ＣＭＯＳトランジスタを形成する場合、ＮＭＯＳトランジスタのソース／ドレイン領域とＰＭＯＳトランジスタのソース／ドレイン領域とは別々の露光工程を用いて形成されており、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの少なくとも片方のＭＯＳトランジスタの特性が低下する頻度は増える。よってＣＭＯＳトランジスタの特性がばらつくという課題がある。
【解決手段】各々厚みが異なる第１レジスト層４１、第２レジスト層４２、第３レジスト層４３を用い、ＰＭＯＳ領域４４のソース／ドレイン領域４４ｓｄと、ＮＭＯＳ領域４５のソース／ドレイン領域４５ｓｄとを、同一のレジストマスクを用いて形成する。１度のフォトリソグラフ工程で、ソース／ドレイン領域４４ｓｄと４５ｓｄを形成することができる。そのため、位置合わせ工程でのずれに起因する性能の低下が抑えられ、高性能な半導体装置の製造方法を提供することができる。 （もっと読む）

【課題】基板とＳＯＩ層との貼り合わせにおいて、別途装置を用いることなく、容易で精度高い貼り合わせを行うことができるＳＯＩ基板、さらには該ＳＯＩ基板を用いた半導体装置を提供することを課題とする。
【解決手段】基板１００の上面の一部に凹部を形成し、該凹部に接合層１０４を介してＳＯＩ層１０５を貼り合わせた構成とする。予め設けられた凹部に合わせてＳＯＩ層１０５を貼り合わせることができるため、別途装置を用いずに容易に精度の高い貼り合わせを行うことができる。 （もっと読む）

【課題】不純物による半導体層の汚染を防ぎ、支持基板と半導体層との接合強度を高めることができる半導体基板の製造方法を提供する。
【解決手段】半導体基板の表面に第１のハロゲンを含む酸化膜を形成し、第２のハロゲンのイオンを照射することによって半導体基板中に分離層を形成すると共に第２のハロゲンを半導体基板に含ませ、水素を含む絶縁膜を挟んで半導体基板と支持基板とを重ね合わせた状態で加熱処理を行って、分離層で半導体基板の一部を分離させることにより、支持基板上に第２のハロゲンを含む半導体層を設ける。 （もっと読む）

【課題】セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板（１２０）のバルク半導体領域（１１６）とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成する方法が提供される。
【解決手段】第１の開口部（２２８）は、トレンチ分離領域（１２４）の上を覆う共形層（１２６）に形成される。トレンチ分離領域（１２４）は、基板（１２０）のＳＯＩ層（１０８）と端部を共有してもよい。誘電体層（１１４）は、共形層（１２６）およびトレンチ分離領域（１２４）の上面を覆って付着されるのが望ましい。次に、誘電体層（１１４）および共形層（１２６）の第１の開口部（２２８）を通って延びる第２の開口部（４１６）を形成することができる。バルク半導体領域（１１６）の一部および共形層の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）は、第２の開口部（４１６）内に露出されるのが望ましい。その後、第２の開口部（４１６）は、金属または半導体のうちの少なくとも１つで充填されて、バルク半導体領域（１１６）および共形層（１２６）の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）の露出部分とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成することができる。 （もっと読む）

【課題】微細加工技術に依拠するのみでなく、半導体集積回路の高性能化を図ることを目的とする。また、半導体集積回路の低消費電力化を図ることを目的とする。
【解決手段】第１導電型のＭＩＳＦＥＴと第２導電型のＭＩＳＦＥＴとで単結晶半導体層の結晶方位又は結晶軸が異なる半導体装置を提供する。結晶方位又は結晶軸は、それぞれのＭＩＳＦＥＴにおいてチャネル長方向に走行するキャリアの移動度が高くなるように配設される。このような構成とすることで、ＭＩＳＦＥＴのチャネルを流れるキャリアにとって移動度が高くなり、半導体集積回路の動作の高速化を図ることができる。また、低電圧で駆動することが可能となり、低消費電力化を図ることができる。 （もっと読む）

【課題】耐熱温度が低い基板を用いた場合でも結晶半導体層を備えた半導体装置を歩留まり高く作製する方法を提供することを目的とする。
【解決手段】半導体基板の一部に溝を形成し、凸部を有する半導体基板を形成し、当該凸部を覆うように接合層を形成する。また、接合層を形成する前において、凸部となる半導体基板に加速されたイオンを照射して、脆弱層を形成する。接合層及び支持基板を接合させた後、半導体基板を分離する熱処理を行うことで支持基板上に半導体層を設ける。当該半導体層を選択的にエッチングして、半導体素子を形成し半導体装置を作製する。 （もっと読む）

【課題】応答速度が高く、かつ、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】基板上に、接合層と、前記接合層上に、絶縁膜と、前記絶縁膜上に、単結晶半導体層と、前記単結晶半導体層中に、チャネル形成領域と、低濃度不純物領域と、シリサイド領域と、前記絶縁膜とシリサイド領域の間に、希ガス元素を含む非単結晶半導体膜と、前記単結晶半導体層上に、ゲート絶縁膜と、ゲート電極と、前記ゲート電極の側面に、サイドウォールとを有し、前記非単結晶半導体膜により、前記シリサイド領域中の金属元素が前記チャネル形成領域に拡散するのが抑制される半導体装置及びその作製方法に関する。 （もっと読む）

【課題】Ｎ型薄膜トランジスタとＰ型薄膜トランジスタとを有する半導体装置を作製する場合において、ＴＦＴのばらつきを低減することを目的とする。また、マスク数の削減、製造工程数の低減、並びに製造工程期間の短縮を行うことを目的とする。
【解決手段】第１の薄膜トランジスタの島状半導体層を形成した後、第２の薄膜トランジスタの島状半導体層を形成する半導体装置の作製方法であって、前記第２の薄膜トランジスタの島状半導体層を形成する際、前記第２の薄膜トランジスタの島状半導体層と接するゲート絶縁膜を前記第１の薄膜トランジスタの島状半導体層の保護膜（エッチングストッパー膜）として兼用する。 （もっと読む）

【課題】段差部の凹角部分における配線層の断線を防止する。
【解決手段】アクティブマトリクス基板４２は、ガラス基板２２と、ガラス基板２２に突出した状態で設けられたドライバ部５０と、ドライバ部５０の表面とガラス基板２２の表面とに沿って形成された段差部５３と、段差部５３の表面に設けられ、段差部５３における少なくとも一部の凹角形状を補償する絶縁性の凹角補償膜５４と、凹角補償膜５４の表面に沿って形成されると共にドライバ部５０に接続された配線層３７とを備えている。 （もっと読む）

【課題】線状レーザビームの照射により結晶化される半導体膜の結晶粒の面方位を揃える。また、結晶粒の面方位が揃った結晶性半導体を高い歩留まりで作製する。
【解決手段】基板上に、下地の絶縁膜、半導体膜及びキャップ膜を形成する。連続発振レーザなどのレーザから発振されるレーザビームを非球面シリンドリカルレンズまたは屈折率分布レンズにより幅が５μｍ以下の線状のレーザビームに集光する。この線状レーザビームを照射して半導体膜を完全溶融させ、かつ線状レーザビームを走査することで、完全溶融した半導体膜をラテラル成長させる。線状ビームの幅が５μｍ以下と非常に細いため、液体状態となっている半導体の幅も狭くなり、液体状態の半導体に乱流が発生することが抑制される。このため、隣り合う結晶粒の成長方向が乱流で乱れることなく、均一化されるため、ラテラル成長した結晶粒の面方位を揃えることができる。 （もっと読む）

【課題】無線信号により物理的位置を検出する機能を有する半導体装置において、電源電圧を電池から供給するアクティブ型では、定期的な電池交換、電池の物理的形状、質量に関する制約により、半導体装置の物理的形状、質量などが制限される。
【解決手段】半導体装置に、無線信号から電源電圧を生成する機能を有する電源回路と、無線信号から生成された電圧をＡ／Ｄ変換することで無線信号の強度を検出する機能を有するＡ／Ｄ変換回路と、を搭載する。このようにすることで、電池交換の必要が無く、物理的形状及び質量の制約が少ない、物理的位置を検出する機能を有する半導体装置を提供することができる。また、半導体装置をプラスチック基板上に形成した薄膜トランジスタで構成することで、物理的柔軟性を有し、軽量な、物理的位置を検出する機能を有する半導体装置を安価に提供することができる。 （もっと読む）

【課題】チャネル長の長いトランジスタの高速駆動を実現するとともに、チャネル長の短いトランジスタにおける特性の変動を抑制した半導体装置を提供する。
【解決手段】本発明による半導体装置（１００）は、第１多結晶領域（Ｐ１）を有する第１半導体層（１１２）と、第１ゲート電極（１１４）とを含む第１トランジスタ（１１０）と、第２多結晶領域（Ｐ２）を有する第２半導体層（１２２）と、第２ゲート電極（１２４）とを含む第２トランジスタ（１２０）とを備える。第２チャネル領域（Ｃ２）のチャネル長は第１チャネル領域（Ｃ１）のチャネル長よりも短く、第２多結晶領域（Ｐ２）の平均結晶粒径は第１多結晶領域（Ｐ１）の平均結晶粒径よりも小さい。 （もっと読む）

【課題】活性層となる半導体薄膜の下層のゲート絶縁膜を厚膜化することなく、かつ工程手順を増加させることなく、当該ゲート絶縁膜中の膜中固定電荷および界面準位を低下させることが可能で、これにより信頼性の高いボトムゲート型ＴＦＴを得ることができる薄膜半導体装置の製造方法を提供する。
【解決手段】基板上にゲート電極を形成し、ゲート電極を覆う状態で前記基板上に酸窒化シリコン膜を用いたゲート絶縁膜を形成する。ゲート絶縁膜上に半導体薄膜を成膜した後、酸素を含む酸化性雰囲気中での熱処理により、ゲート絶縁膜を構成する前記酸窒化シリコン膜における酸素欠損部に酸素を結合させることで改質する。この熱処理は、加圧された水蒸気雰囲気で行われる。また、この熱処理においては、半導体薄膜の表面層に熱酸化膜を成長させる。 （もっと読む）

【課題】印加されたサージによって破壊されることをより抑制することのできる半導体装置を提供する。
【解決手段】半導体装置１は、薄膜ＳＯＩ基板１０の薄膜ＳＯＩ層４０に、入力保護用のダイオード５を有する。そして、このダイオード５を構成する高濃度Ｐ型領域４１に電気的に接続された電極５０ａと、同じくダイオード５を構成する高濃度Ｎ型領域４２に電気的に接続された電極５０ｂとのいずれか一方を介して印加されたサージが、これら両電極５０ａ及び５０ｂのうちの他方の電極に向けて薄膜ＳＯＩ層４０の内部を流れることに起因して該薄膜ＳＯＩ層４０で発生する熱を、熱吸収部材６０の相変化を通じて吸収する。 （もっと読む）

【課題】電源電圧の変動等に対する発振周波数の変化を抑制し、より安定な周波数を出力する発振回路を提供する。
【解決手段】第１の端子と第２の端子との間に接続された定電流回路と、電源電圧端子間の電位差によって周波数が変化する電圧制御発振回路と、ｎチャネル型トランジスタと、定電流回路によりゲートソース間電圧が一定となるｐチャネル型トランジスタと、容量と、を有し、ｐチャネル型トランジスタのソースは第１の端子に、ドレインはｎチャネル型トランジスタのドレインおよびゲートに接続され、ｎチャネル型トランジスタのソースは第２の端子に、ゲートは容量を介して第２の端子に接続される発振回路により、安定な周波数を出力する。 （もっと読む）

【課題】 半導体層がアモルファス半導体のＭＩＳトランジスタと、半導体層が多結晶半導体のＭＩＳトランジスタが形成された表示装置において、各ＭＩＳトランジスタをボトムゲート構造にしたときに多結晶半導体でなる半導体層の結晶性をよくする。
【解決手段】 基板の第１の領域に形成された第１のＭＩＳトランジスタ、および前記第１の領域とは異なる第２の領域に形成された第２のＭＩＳトランジスタは、それぞれ、前記基板と前記半導体層の間にゲート電極を有し、前記第１のＭＩＳトランジスタは、前記半導体層がアモルファス半導体でなり、前記第２のＭＩＳトランジスタは、前記半導体層が多結晶半導体でなり、前記第２のＭＩＳトランジスタのゲート電極は、前記第１のＭＩＳトランジスタのゲート電極よりも薄い表示装置。 （もっと読む）

【課題】ＴＦＴを電気的に駆動する場合にチャネル領域から発生する熱は、例えばゲート絶縁膜などの酸化シリコン膜を介して放熱していくが、酸化シリコンの熱伝導率は１．３Ｗ／（ｍ・Ｋ）であり、シリコンの熱伝導率１４８Ｗ／（ｍ・Ｋ）と比べ２桁以上低くＴＦＴからの放熱が妨げられるため、熱の蓄積による温度上昇に伴うリーク電流の増加などＴＦＴ電気的特性の変動を抑えることが困難となる課題がある。
【解決手段】バッファ領域１３上に配線２２を配置する。チャネル２１で消費された電力は熱に変わり、ソース１８を介してバッファ領域１３側に伝導され、配線２２に伝導されて外部に放出される。バッファ領域１３上にゲート絶縁膜１４と層間絶縁膜１６を介して配線２２を通すことでチャネル２１で発生した熱を効果的に逃がし、また配線２２を設けることで集積度を向上させた半導体装置および集積回路を得ることができる。 （もっと読む）