【課題】ＴＦＴに適したＳＯＩ基板およびその作製方法を提供する。またＳＯＩ基板を用いて信頼性の高い半導体装置及びその作製方法を提供する。
【解決手段】ＳＩＭＯＸ、ＥＬＴＲＡＮ、Ｓｍａｒｔ−Ｃｕｔに代表される技術を用いてＳＯＩ基板を作製するにあたって、主表面（結晶面）が｛１１０｝面である単結晶半導体基板を用いる。その様なＳＯＩ基板は下地となる埋め込み絶縁層と単結晶シリコン層との密着性が高く、信頼性の高い半導体装置を実現することが可能となる。 （もっと読む）

【課題】半導体素子の作製時に用いた基板から、半導体素子を含む素子形成層を剥離するときに、剥離によって発生した静電気による放電を抑える。
【解決手段】基板１０上に剥離層１２、素子形成層１１を形成する。素子形成層１１の上面には、後で剥離可能な支持基材１３が固定される。支持基材１３を介して、素子形成層１１を変形させ、素子形成層１１と剥離層１２の界面で剥離を生じさせる。剥離によって逐次現れる素子形成層１１および剥離層１２が純水などの液体１５で濡れるように、液体１５を供給しながら剥離を行う。液体１５により素子形成層１１および剥離層１２の表面に発生した電荷が拡散され、剥離帯電による放電をなくすことができる。 （もっと読む）

【課題】製造コストを低減しつつ、高速動作が可能な回路を有する半導体装置の作製方法を提供することを課題の一とする。または、該半導体装置を提供するための半導体基板の作製方法を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。
【解決手段】基板上に非単結晶半導体層を形成した後、非単結晶半導体層の一部の領域上に単結晶半導体層を形成する。これにより、非単結晶半導体層を用いて大面積が必要とされる領域（例えば、表示装置における画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる領域（例えば、表示装置における駆動回路領域）の半導体素子を形成することができる。 （もっと読む）

【課題】 トレンチ構造を有する横型半導体装置の駆動能力を向上させる。
【解決手段】 ウェルには、ゲート幅方向にウェルに凹凸を設けるためのトレンチ部が形成されており、絶縁膜を介して、トレンチ部の内部及び上面部にゲート電極が形成されている。ゲート電極のゲート長方向の一方の側にはソース領域が形成されており、他方の側にはドレイン領域が形成されている。ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。このように、ソース領域とドレイン領域を深く形成することで、ゲート電極部位で浅い部分に集中して流れていた電流がトレンチ部の全体に一様に流れるようになり、ウェルに形成された凹凸によって実効的なゲート幅が広がる。この結果、半導体装置のオン抵抗が低下し、駆動能力が高まる。 （もっと読む）

【課題】ソース・ドレイン領域の占有面積が小さい半導体装置およびそれを製造する方法を提供する。
【解決手段】本発明の半導体装置は、素子分離領域と活性領域を有する半導体装置であって、活性領域とゲート酸化膜が接する第１の面より上に、ソース領域およびドレイン領域の一部が存在し、該ソース領域および／または該ドレイン領域と、該ソース領域および／または該ドレイン領域に電気的に接続される電極とが接する第２の面が、該第１の面に対して傾いている。 （もっと読む）

【課題】せり上げ構造を有する半導体装置において、せり上げる領域をエッチングする際に、活性層である島状半導体膜がエッチングされるのを抑制する。
【解決手段】島状半導体膜の表面を酸化あるいは窒化して第１の絶縁膜を形成し、第１の絶縁膜の一部の領域上に半導体膜を形成し、第１の絶縁膜の一部を除去して島状半導体膜の中の半導体膜が形成されていない領域を露出させ、島状半導体膜の表面及び半導体膜を酸化あるいは窒化して第２の絶縁膜を形成し、第２の絶縁膜上にゲート電極を形成し、第２の絶縁膜をエッチングしてゲート絶縁膜を形成し、ゲート電極をマスクとして島状半導体膜及び半導体膜に一導電型を付与する不純物元素を添加し、島状半導体膜及び半導体膜を加熱して不純物元素を活性化させ、島状半導体膜及び半導体膜を加熱することにより第１の絶縁膜が消失する半導体装置の作製方法に関する。 （もっと読む）

【課題】より高集積化され、薄型化及び小型化された半導体装置を作製することを目的の一とする。また、半導体装置において、高性能化、低消費電力化を目的の一とする。
【解決手段】剥離層を用いて基板から剥離された半導体素子層を、他基板に形成され、平坦化された無機絶縁層に覆われた半導体素子層上に積層する。上層の半導体素子層を基板より剥離後、剥離層を除去し半導体素子層下に形成される無機絶縁膜を露出する。平坦化された無機絶縁層及び無機絶縁膜を密着させて接合する。 （もっと読む）

【課題】耐熱性の低い基板をベース基板とするＳＯＩ基板で、レーザ光で表面を溶融させることにより、機械的な研磨が不要な半導体装置を提供する。
【解決手段】ベース基板１０１、絶縁層１１６、接合層１１４、半導体層１１５を有するＳＯＩ基板に、レーザー光１２２を照射することにより半導体層１１５上面を溶融させ、冷却、固化することで、機械的な研磨を行わなくても、平坦性が優れたＳＯＩ半導体装置を提供できる。また、レーザー光の端部が照射された領域の半導体層は半導体素子として用いずに、レーザー光の端部以外が照射された領域の半導体層を半導体素子として用いることにより、半導体装置の性能を大きく向上することができる。 （もっと読む）

【課題】イオン注入時における意図しないスパッタリング現象を防止し、基板表面に意図しない段差形状が生じないようにすることができる半導体装置の製造方法を提供する。
【解決手段】まず、半導体層が積層形成された半導体基板の表面に第１のシリコン酸化膜を形成する。次に、第１のシリコン酸化膜をパターニングし、所定形状のマスク２１を形成し、その後、半導体基板の表面全体に第１のシリコン酸化膜よりも薄い第２のシリコン酸化膜２２による保護膜を形成する。この保護膜が形成された状態で半導体基板の表面側から半導体層内部に酸素イオンを注入し、その後に熱処理を施すことで半導体層内部に埋め込み酸化膜層による絶縁膜を形成する。マスク２１を形成した後に第１のシリコン酸化膜よりも薄い第２のシリコン酸化膜２２による保護膜を形成していることで、イオン注入工程時における意図しないスパッタリング現象が防止される。 （もっと読む）

【課題】カレントミラー型の電子回路の設置に必要な面積を削減する。
【解決手段】電子回路１００Aは、各々のゲートが相互に接続されたトランジスタＴR1とトランジスタＴR2とを具備する。トランジスタＴR2には、トランジスタＴR1に流れる電流Ｉ1に対応した電流Ｉ2流れる。トランジスタＴR1は、ゲートＧ1が半導体層１４Aの上方に位置するトップゲート構造であり、トランジスタＴR2は、ゲートＧ2が半導体層１４Bの下方に位置するボトムゲート構造である。トランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2は、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1を上回るように選定される。 （もっと読む）

【課題】ダングリングボンドの発生を抑制することを課題とする。
【解決手段】半導体膜を形成し、前記半導体膜に、一導電性を有する不純物元素を添加して、前記半導体膜中に、不純物領域、及び、チャネル形成領域を形成し、前記島状半導体上に、ゲート絶縁膜及びゲート電極を形成し、前記半導体膜、ゲート絶縁膜、ゲート電極を覆って、フッ素を含む絶縁膜を形成し、前記半導体膜、前記フッ素を含む絶縁膜を加熱し、前記フッ素を含む絶縁膜を加熱した後に、前記フッ素を含む絶縁膜上に、前記不純物領域に電気的に接続される配線を形成する半導体装置の作製方法に関するものである。前記フッ素を含む絶縁膜は、フッ素を含む酸化珪素膜、フッ素と窒素を含む酸化珪素膜、フッ素を含む窒化珪素膜のいずれか１つである。 （もっと読む）

【課題】単結晶半導体層の剥離の発生率を抑えた半導体装置を作製することを課題とする。また、トランジスタの不良発生率を低減した半導体装置を提供することを課題とする。また、回路配置を最適化した小型の半導体装置を提供することを課題とする。
【解決手段】（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、単結晶半導体基板の主表面に絶縁層を形成し、絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成する。 （もっと読む）

【課題】ソースドレイン部のシリサイド化およびゲート電極のフルシリサイド化を１回で行うとともに、ＣＭＰ処理によるサイドウォールの後退を防ぐことを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、ＳＯＩ層３上にゲート絶縁膜４を介してゲート電極を形成し、ゲート電極両側のＳＯＩ層３上にエピタキシャル層９を形成する。ゲート電極を覆うＣＭＰストッパ膜１１を形成し、ゲート電極の側面においてＣＭＰストッパ膜１１上にサイドウォール１２を形成する。エピタキシャル層９にソースドレイン部１０，１３を形成した後、これらの構造上にアモルファスシリコンからなる層間膜を形成し、ＣＭＰストッパ膜１１表面に達するまで、ＣＭＰ処理により層間膜を除去する。ポリシリコン膜の上部をエッチングした後、ゲート電極の全部と、ソースドレイン部１０，１３の上部とを同時にシリサイド化し、フルシリサイドゲート電極１７を得る。 （もっと読む）

【課題】微結晶半導体が少なくともチャネル形成領域の一部に含まれるｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタを有する表示装置の作製方法を提供する。
【解決手段】逆スタガ型であり、微結晶半導体膜を有するｐチャネル型薄膜トランジスタと、ｎチャネル型薄膜トランジスタを有する表示装置の作製方法であって、薄膜トランジスタを構成する絶縁膜及び半導体膜の形成方法に関し、反応室内にグロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電力を供給する。周波数の異なる高周波電力を供給してグロー放電プラズマを生成し、半導体若しくは絶縁体の薄膜を形成する。周波数の異なる（波長が異なる）高周波電力をプラズマＣＶＤ装置の電極に重畳印加することで、プラズマの高密度化と、プラズマの表面定在波効果が生じないように均一化を図る。 （もっと読む）

【課題】製造工程を簡略化する。
【解決手段】一枚の絶縁性基板３上にｎチャネル型ＭＯＳトランジスタ２１およびｐチャネル型ＭＯＳトランジスタ２２からなる相補型半導体装置を形成する製造方法において、ｎチャネル型ＭＯＳトランジスタ２１のチャネル領域７と接合するソース領域５Ｓおよびドレイン領域５Ｄのいずれか一方をショットキー接合とし、他方をｐ−ｎ接合とする際、前記ｐ−ｎ接合を前記ショットキー接合より先の工程で形成する。 （もっと読む）

【課題】
複数のＴＦＴからなるスルーホールがない回路を、自己整合プロセスを用いて印刷形成することが可能で、高性能，高精細で安価に画素駆動回路，アクティブマトリクス基板、それらを用いた表示装置を提供する。
【解決手段】
第一の電界効果トランジスタと第二の電界効果トランジスタに対し、前記二つの電界効果トランジスタの絶縁膜を同一層内に形成し、前記絶縁膜の両面に前記二つの電界効果トランジスタのチャネルとなる半導体をそれぞれ形成した構造を持ち、第一の電界効果トランジスタのドレイン／ソース電極が第二の電界効果トランジスタのゲート電極となる構造を持つ電気回路において、前記絶縁膜の上下両面に形成された電極を自己整合プロセスで形成する。 （もっと読む）

【課題】高性能な半導体装置を低価格で提供する。
【解決手段】
歪点７５０℃以上のガラス基板と水素打ち込み層を有する単結晶シリコンでなるボンドウェハとを、ガラス基板に形成された絶縁性シリコン膜とボンドウェハに形成された酸化膜とを挟むように、室温で貼り合わせた後、第１の加熱処理を行い、第１の加熱処理後、ボンドウェハの水素打ち込み層の部分で、ボンドウェハの一部を剥離することにより、ガラス基板上に単結晶シリコン薄膜を形成し、ガラス基板と単結晶シリコン薄膜とに第２の加熱処理を行い、第２の加熱処理後、単結晶シリコン薄膜をパターニングして活性層を形成し、活性層上にゲイト絶縁膜を形成し、ゲイト絶縁膜上にゲイト電極を形成する。 （もっと読む）

【課題】生産コストを削減することができる半導体装置の作製方法の提案を課題とする。
【解決手段】ボンド基板の下に容器を配置した後、ボンド基板を劈開させることでボンド基板から形成される複数の第１の半導体膜を、容器に載置し、複数の第１の半導体膜を容器から拾い上げて、複数の第１の半導体膜どうしが離隔するようにベース基板に貼り、複数の第１の半導体膜をエッチングすることで、複数の第２の半導体膜を形成する半導体装置の作製方法。 （もっと読む）

【課題】非単結晶Ｓｉ薄膜と単結晶Ｓｉ薄膜デバイスとを形成し、高性能なシステムを集積化した半導体装置の製造方法を提供する。
【解決手段】絶縁基板２上に、単結晶Ｓｉ薄膜トランジスタ１６ａと非単結晶Ｓｉ薄膜トランジスタ１ａとが形成された半導体装置２０の製造方法において、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部１５を備えた単結晶Ｓｉ基板１０ａを熱処理によって絶縁基板２上に接合し、さらに水素イオン注入部１５において熱処理により劈開剥離した後、非晶質Ｓｉ薄膜５を形成する。 （もっと読む）

【課題】 本発明は、接合リーク電流の少ない半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、第一の半導体基板の一方の主面に絶縁層を形成する工程と、絶縁層側から第一の半導体基板にフッ素をイオン注入する工程と、絶縁層と第二の半導体基板とを貼り合わせる工程と、その後、第一の半導体基板を薄膜化する工程と、薄膜化した第一の半導体基板の他方の主面にｎ型およびｐ型半導体領域を形成する工程と、その後、熱処理を用いてｎ型半導体領域の表面にフッ素を拡散させる工程と、ｎ型半導体領域にｐ型ＭＩＳトランジスタを形成し、ｐ型半導体領域にｎ型ＭＩＳトランジスタを形成する工程と、を備えることを特徴とする。 （もっと読む）