電子回路、画素回路および光検出回路
【課題】カレントミラー型の電子回路の設置に必要な面積を削減する。
【解決手段】電子回路１００Aは、各々のゲートが相互に接続されたトランジスタＴR1とトランジスタＴR2とを具備する。トランジスタＴR2には、トランジスタＴR1に流れる電流Ｉ1に対応した電流Ｉ2流れる。トランジスタＴR1は、ゲートＧ1が半導体層１４Aの上方に位置するトップゲート構造であり、トランジスタＴR2は、ゲートＧ2が半導体層１４Bの下方に位置するボトムゲート構造である。トランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2は、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1を上回るように選定される。
【解決手段】電子回路１００Aは、各々のゲートが相互に接続されたトランジスタＴR1とトランジスタＴR2とを具備する。トランジスタＴR2には、トランジスタＴR1に流れる電流Ｉ1に対応した電流Ｉ2流れる。トランジスタＴR1は、ゲートＧ1が半導体層１４Aの上方に位置するトップゲート構造であり、トランジスタＴR2は、ゲートＧ2が半導体層１４Bの下方に位置するボトムゲート構造である。トランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2は、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1を上回るように選定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の電流を生成する技術に関する。
【背景技術】
【０００２】
所望の電流を生成する電子回路としてカレントミラー型の回路が従来から提案されている。例えば特許文献１には、変換用トランジスタおよび駆動用トランジスタの各々のゲートを相互に接続したカレントミラー回路を発光素子の駆動に使用した画素回路が開示されている。発光素子に指定された輝度に応じた信号電流が変換用トランジスタに流れると、信号電流に比例した電流量の駆動電流が駆動用トランジスタから発光素子に供給される。
【特許文献１】国際公開第０１／００６４８４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１のようなカレントミラー型の画素回路においては、変換用トランジスタのチャネル幅と駆動用トランジスタのチャネル幅との相対比を適宜に選定することで、信号電流の電流量に対して所望の関係にある駆動電流を生成することが可能である。しかし、変換用トランジスタおよび駆動用トランジスタの一方のチャネル幅を他方と比較して拡大する必要があるから、変換用トランジスタと駆動用トランジスタとでチャネル幅が同等である構成と比較して、画素回路の設置に必要な面積が増大するという問題がある。以上の問題は、画素回路以外の各種のカレントミラー型の電子回路においても同様に発生し得る。本発明は、カレントミラー型の電子回路の設置に必要な面積を削減することを目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明の第１の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタと第２トランジスタとはゲート絶縁膜の膜厚が相違する。以上の構成においては、第１トランジスタのゲート絶縁膜の膜厚と第２トランジスタのゲート絶縁膜の膜厚との相対比に応じて第１電流と第２電流との電流比が制御されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００５】
本発明の好適な態様において、第１トランジスタおよび第２トランジスタの一方はトップゲート構造であり、第１トランジスタおよび第２トランジスタの他方はボトムゲート構造である。以上の構成によれば、第１トランジスタのゲート絶縁膜の膜厚と第２トランジスタのゲート絶縁膜の膜厚とを容易に相違させることができる。さらに好適な態様において、ボトムゲート構造のトランジスタは、トップゲート構造のトランジスタと比較してゲート絶縁膜の膜厚が大きい。以上の態様によれば、ボトムゲート構造のトランジスタにおいて、ゲートの膜厚を反映したゲート絶縁膜の表面の段差が低減されるから、ゲート絶縁膜の表面に形成される半導体層の破損が防止されるという利点がある。
【０００６】
本発明の第２の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタと第２トランジスタとはゲート絶縁膜の比誘電率が相違する。以上の構成においては、第１トランジスタのゲート絶縁膜の比誘電率と第２トランジスタのゲート絶縁膜の比誘電率との相対比に応じて第１電流と第２電流との電流比が制御されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００７】
本発明の第３の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタおよび第２トランジスタの一方においては、半導体層を挟む両側にゲートが形成され、第１トランジスタおよび第２トランジスタの他方においては、半導体層の片側のみにゲートが形成される。以上の構成においては、半導体層の片側のみにゲートが形成されたトランジスタ（シングルゲート構造）の電流の電流量を上回る電流が、半導体層の含む両側にゲートが形成されたトランジスタ（デュアルゲート構造）に供給されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００８】
本発明の電子回路は、例えば表示装置や露光装置の画素回路に好適に使用される。ひとつの態様に係る画素回路は、以上に例示した何れかの態様に係る電子回路と、第２トランジスタに流れる第２電流に応じた階調となる電気光学素子とを具備し、電気光学素子に指定された階調に応じた電流量の第１電流が第１トランジスタおよびデータ線に流れる。電子回路の設置に必要な面積が削減されるから、以上の態様に係る画素回路によれば、開口率（ひとつの画素に相当する単位面積のうち光が出射する面積の割合）を充分に確保することが可能である。なお、電気光学素子とは、電気エネルギの供給（電圧の印加や電流の供給）によって階調（輝度や透過率）が変化する素子である。以上の態様に係る画素回路を配列した表示装置や露光装置は各種の電子機器に使用される。
【０００９】
また、本発明の電子回路は光検出回路にも好適に使用される。ひとつの態様に係る光検出回路は、以上に例示した何れかの態様に係る電子回路と、受光量に応じた電流量の第１電流を第１トランジスタに流す受光素子とを具備し、電流検出線を介して第２電流を検出する。電子回路の設置に必要な面積が削減されるから、以上の態様に係る光検出回路によれば、各受光素子に到達する光量を充分に確保することが可能である。以上の態様に係る光検出回路を配列した光検出装置（撮像装置）は各種の電子機器に使用される。
【発明を実施するための最良の形態】
【００１０】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子回路の構成を示す回路図である。同図に示すように、電子回路１００Aは、トランジスタＴR1とトランジスタＴR2とで構成されるカレントミラー型の電流生成回路である。トランジスタＴR1およびトランジスタＴR2はＰチャネル型の薄膜トランジスタである。
【００１１】
トランジスタＴR1のゲートＧ1とトランジスタＴR2のゲートＧ2とは相互に接続される。トランジスタＴR1のソースとトランジスタＴR2のソースとは高位側電源ＶDDに対して共通に接続される。トランジスタＴR1のドレインは、トランジスタＴR1のゲートＧ1に接続（ダイオード接続）されるとともに定電流源６０に接続される。
【００１２】
以上の構成において、定電流源６０の生成した電流Ｉ1がトランジスタＴR1のソース−ドレイン間に流れると、トランジスタＴR1のゲートＧ1およびトランジスタＴR2のゲートＧ2が電流Ｉ1に応じた電位に設定されるから、電流Ｉ1に対応した電流量の電流Ｉ2がトランジスタＴR2に流れる。
【００１３】
トランジスタＴR1およびトランジスタＴR2が飽和領域で動作すると仮定すれば、電流Ｉ1および電流Ｉ2の電流量は以下の式(1)および式(2)で表現される。
Ｉ1＝（β1／２）・（ＶGS1−ＶTH1）２ ……(1)
Ｉ2＝（β2／２）・（ＶGS2−ＶTH2）２ ……(2)
式(1)および式(2)におけるＶGSk（ｋ＝１，２）は、トランジスタＴRkにおけるゲート−ソース間の電圧であり、ＶTHkはトランジスタＴRkの閾値電圧である。また、βkはトランジスタＴRkの利得係数であり、以下の式(3)および式(4)で表現される。
β1＝（Ｗ1／Ｌ1）・μ1・ε0・ε1／ｔ1 ……(3)
β2＝（Ｗ2／Ｌ2）・μ2・ε0・ε2／ｔ2 ……(4)
式(3)および式(4)におけるＷkはトランジスタＴRkのチャネル幅であり、ＬkはトランジスタＴRkのチャネル長である。また、μkはトランジスタＴRkの移動度であり、εkはトランジスタＴRkのゲート絶縁膜の比誘電率である。ε0は真空の誘電率である。また、ｔkはトランジスタＴRkのゲート絶縁膜の膜厚である。
【００１４】
本形態においては、ゲート絶縁膜の膜厚ｔkや比誘電率εkをトランジスタＴR1とトランジスタＴR2とで相違させることによって電流Ｉ1と電流Ｉ2とを所望の比率に設定する。具体的な態様を以下に例示する。
【００１５】
＜Ａ−１：第１の態様＞
図２は、電子回路１００A（トランジスタＴR1およびトランジスタＴR2）の構造を示す平面図である。図３は、図２におけるIII−III線の断面図であり、図４は、図２におけるIV−IV線の断面図である。図３および図４に示すように、トランジスタＴR1およびトランジスタＴR2は絶縁性の基板１０の表面に形成される。
【００１６】
図４に示すトランジスタＴR2は、基板１０の表面に形成されたゲートＧ2と、ゲートＧ2を覆うゲート絶縁膜１２Bと、ゲート絶縁膜１２Bの表面に形成された半導体層１４Bとを含む。すなわち、トランジスタＴR2は、ゲートＧ2が半導体層１４Bの下方（基板１０側）に位置するボトムゲート構造である。半導体層１４Bのうちゲート絶縁膜１２Bを挟んでゲートＧ2に対向する部分がチャネルとして機能する。ゲート絶縁膜１２Bは、基板１０の全域にわたって絶縁性材料（例えば酸化珪素や窒化珪素）で形成された膜体である。
【００１７】
図３に示すトランジスタＴR1は、ゲート絶縁膜１２Bの表面に形成された半導体層１４Aと、半導体層１４Aを覆うゲート絶縁膜１２Aと、ゲート絶縁膜１２Aの表面に形成されたゲートＧ1とを含む。すなわち、トランジスタＴR1は、ゲートＧ1が半導体層１４Aの上方（基板１０とは反対側）に位置するトップゲート構造である。半導体層１４Aと半導体層１４Bとは、基板１０の全面に形成された半導体材料の膜体を選択的に除去することで一括的に形成される。半導体層１４Aのうちゲート絶縁膜１２Aを挟んでゲートＧ1に対向する部分がチャネルとして機能する。ゲート絶縁膜１２Aは、基板１０の全域にわたって絶縁性材料（例えば酸化珪素や窒化珪素）で形成された膜体である。
【００１８】
以上の要素が形成された基板１０の表面には層間絶縁層１８が形成される。図２に示すように、層間絶縁層１８の表面には電源線２２と配線２４と配線２６とが形成される。高位側電源ＶDDに接続される電源線２２は、層間絶縁層１８およびゲート絶縁膜１２Aを貫通する各貫通孔ＨAを介して半導体層１４Aおよび半導体層１４Bの各々におけるソース領域に導通する。配線２４は、各貫通孔ＨBを介して半導体層１４Aのドレイン領域とゲートＧ1とゲートＧ2とに導通し、定電流源６０（図示略）の出力端に接続される。配線２６は、貫通孔ＨCを介して半導体層１４Bのドレイン領域に導通する。
【００１９】
以上の構成において、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）が目標値Ａに合致または近似するように、相異なる寸法に設定される。式(1)および式(2)に示すように、電流Ｉkの電流量は膜厚ｔkに反比例する。したがって、式(1)から式(4)における膜厚ｔk以外の要素（ＶTHk，Ｗk，Ｌk，μk，εk）がトランジスタＴR1とトランジスタＴR2とで同等であると仮定すれば、膜厚ｔ2に対する膜厚ｔ1の相対比（ｔ1／ｔ2）が電流比の目標値Ａに合致または近似するように、膜厚ｔ1と膜厚ｔ2とが選定される。以上の構成によれば、電流Ｉ1のＡ倍の電流Ｉ2がトランジスタＴR2に流れる。
【００２０】
例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成（トランジスタＴR1のオン抵抗がトランジスタＴR2を下回る構成）が必要である場合（Ａ＜１）、図３および図４に示すように、ゲート絶縁膜１２Bの膜厚ｔ2はゲート絶縁膜１２Aの膜厚ｔ1を上回る寸法に選定される。以上とは逆にトランジスタＴR2の電流Ｉ2の電流量がトランジスタＴR1の電流Ｉ1を上回る構成が必要である場合（Ａ＞１）、ゲート絶縁膜１２Aの膜厚ｔ1はゲート絶縁膜１２Bの膜厚ｔ2を上回る寸法に選定される。
【００２１】
以上に説明したように、本形態においては、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを個別に選定することで電流Ｉ1と電流Ｉ2との電流比が制御されるから、チャネル幅Ｗkやチャネル長ＬkをトランジスタＴR1とトランジスタＴR2とで相違させた構成と比較して、電子回路１００Aの設置に必要な面積を削減することが可能である。
【００２２】
ところで、図４に例示したボトムゲート構造のトランジスタＴR2においてゲート絶縁膜１２Bの膜厚ｔ2が不足すると、ゲートＧ2の膜厚に応じた段差がゲート絶縁膜１２Bの表面に顕在化して半導体層１４Bの破損の原因となる。膜厚ｔ2が膜厚ｔ1を上回る本形態においては、膜厚ｔ2の寸法が充分に確保されるから、ゲート絶縁膜１２Bの表面の段差が低減される。したがって、ゲート絶縁膜１２Bの段差に起因した半導体層１４Bの破損が抑制されるという利点もある。以上の説明から理解されるように、トランジスタＴR1およびトランジスタＴR2のうち電流Ｉkに要求される電流量が小さい（膜厚ｔkが大きい）トランジスタＴRkをボトムゲート構造とした構成が特に好適である。
【００２３】
＜Ａ−２：第２の態様＞
図５は、第２の態様に係るトランジスタＴR1およびトランジスタＴR2の構造を示す断面図である。同図に示すように、トランジスタＴR1およびトランジスタＴR2は何れもトップゲート構造である。トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1とトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1と電流Ｉ2との電流比が目標値Ａに合致または近似するように、相異なる寸法に設定される。例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成が必要であれば、図５に示すように、ゲート絶縁膜１２Bの膜厚ｔ2はゲート絶縁膜１２Aの膜厚ｔ1を上回る寸法に選定される。一方、膜厚ｔ1が膜厚ｔ2を上回る構成によれば、電流Ｉ1を超える電流量の電流Ｉ2が生成される。以上のように本態様においても第１の態様と同様の効果が奏される。
【００２４】
＜Ａ−３：第３の態様＞
図６は、第３の形態に係るトランジスタＴR1およびトランジスタＴR2の構造を示す断面図である。同図に示すように、トランジスタＴR1およびトランジスタＴR2は何れもトップゲート構造である。また、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1とトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2とは同等である。
【００２５】
ゲート絶縁膜１２Aとゲート絶縁膜１２Bとは、比誘電率εkが相違する別個の絶縁性材料で形成される。式(1)から式(4)に示すように、電流Ｉkの電流量は比誘電率εkに比例する。したがって、式(1)から式(4)における比誘電率εk以外の要素（ＶTHk，Ｗk，Ｌk，μk，ｔk）がトランジスタＴR1とトランジスタＴR2とで同等であると仮定すれば、トランジスタＴR1の比誘電率ε1に対するトランジスタＴR2の比誘電率ε2の相対比（ε2／ε1）が、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）の目標値Ａに合致または近似するように、ゲート絶縁膜１２Aおよびゲート絶縁膜１２Bの各々の材料が選定される。
【００２６】
例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成が必要である場合、比誘電率ε1がゲート絶縁膜１２Bの比誘電率ε2を上回る材料でゲート絶縁膜１２Aが形成される。以上とは逆に、ゲート絶縁膜１２Bの比誘電率ε2がゲート絶縁膜１２Aの比誘電率ε1を上回る構成によれば、電流Ｉ1を超える電流量の電流Ｉ2を生成することが可能である。以上のように本態様においても第１の態様と同様の効果が奏される。
【００２７】
＜Ａ−４：その他の態様＞
第２の態様（図５）において、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを相違させるための具体的な方法は任意である。例えば、ゲート絶縁膜１２Aとゲート絶縁膜１２Bとを別工程で個別に形成することで膜厚ｔ1と膜厚ｔ2とを相違させる方法や、ゲート絶縁膜１２Aを単層で形成するとともにゲート絶縁膜１２Bを複数層（例えばゲート絶縁膜１２Aと共通の絶縁層と他の絶縁層との積層）で形成することで膜厚ｔ1と膜厚ｔ2とを相違させる方法が好適に採用される。また、第２の態様や第３の態様において、トランジスタＴR1やトランジスタＴR2をボトムゲート構造としてもよい。
【００２８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態を説明する。なお、以下の各態様において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の具体的な説明を適宜に省略する。
【００２９】
図７は、第２実施形態に係る電子回路１００A（トランジスタＴR1およびトランジスタＴR2の構造を示す平面図であり、図８は、図７におけるVIII−VIII線の断面図である。図７および図８に示すように、トランジスタＴR1は、半導体層１４Aを挟むように配置されたフロントゲートＧF1とバックゲートＧB1とを有するデュアルゲート構造の薄膜トランジスタである。一方、トランジスタＴR2は、図４と同様に、半導体層１４Bの下方（基板１０側）のみにゲートＧ2が形成されたシングルゲート構造（さらに詳細にはボトムゲート構造）の薄膜トランジスタである。
【００３０】
基板１０の全面に形成された導電膜を選択的に除去することでトランジスタＴR1のバックゲートＧB1とトランジスタＴR2のゲートＧ2とは一括して基板１０の表面に形成される。バックゲートＧB1とゲートＧ2とを覆うゲート絶縁膜１２Aの表面には半導体層１４Aと半導体層１４Bとが形成される。半導体層１４Aと半導体層１４Bとを覆うようにゲート絶縁膜１２Bが形成される。ゲート絶縁膜１２Bの表面には、トランジスタＴR1のフロントゲートＧF1が形成される。バックゲートＧB1とフロントゲートＧF1とは、ゲート絶縁膜１２Aとゲート絶縁膜１２Bとを貫通する貫通孔Ｈを介して電気的に導通する。
【００３１】
トランジスタＴR1の半導体層１４AにはフロントゲートＧF1とバックゲートＧB1とによって両側から電界が印加されるから、半導体層１４Aに形成されるチャネルの厚さは半導体層１４Bのチャネルを上回る。したがって、電流Ｉ1を下回る電流量の電流Ｉ2を生成することが可能である。さらに、ゲート絶縁膜１２Bの膜厚ｔ2や比誘電率ε2を適宜に選定することで、電流Ｉ1と電流Ｉ2との電流比を精緻に調整することができる。
【００３２】
なお、以上においては電流Ｉ1の電流量が電流Ｉ2を上回る構成を例示したが、トランジスタＴR1をシングルゲート構造としてトランジスタＴR2をデュアルゲート構造とすれば、電流Ｉ1を上回る電流Ｉ2を生成することが可能である。また、以上の説明ではトランジスタＴR2をボトムゲート構造としたが、図５や図６に例示したように、トランジスタＴR2を、半導体層１４Bの上方（基板１０とは反対側）にゲートＧ2を配置したトップゲート構造としても同様の効果が奏される。トランジスタＴR2をトップゲート構造とした構成においては、例えばゲート絶縁膜１２Aの膜厚ｔ1や比誘電率ε1を適宜に選定することで電流Ｉ1と電流Ｉ2との電流比を精緻に調整することができる。
【００３３】
＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る電子回路１００Bの回路図である。同図に示すように、本形態の電子回路１００Bは、相互に並列に接続されたトランジスタＴR1aおよびトランジスタＴR1bを図１のトランジスタＴR1の代わりに配置し、相互に並列に接続されたトランジスタＴR2aおよびトランジスタＴR2bを図１のトランジスタＴR2の代わりに配置した構成である。トランジスタＴR1aおよびトランジスタＴR1bに流れる電流の総和が電流Ｉ1に相当し、トランジスタＴR2aおよびトランジスタＴR2bに流れる電流の総和が電流Ｉ2に相当する。
【００３４】
図１０は、電子回路１００Bの構造を示す平面図であり、図１１は、図１０におけるXI−XI線の断面図である。図１０および図１１に示すように、トランジスタＴR1aおよびトランジスタＴR1bはトップゲート構造であり、トランジスタＴR2aおよびトランジスタＴR2bはボトムゲート構造である。トランジスタＴR1aとトランジスタＴR1bとの配置およびトランジスタＴR2aとトランジスタＴR2bとの配置にはコモンセントロイド配置が採用される。したがって、電子回路１００Bの製造の過程における誤差（例えばマスキングやドーピングの位置の誤差）に起因した各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）の電気的な特性の誤差の影響が緩和される。
【００３５】
基板１０の表面には２個のゲートＧ2が連続した形状（Ｕ字状）に形成されたうえでゲート絶縁膜１２Aが全面に成膜される。ゲート絶縁膜１２Aの表面には、各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）の半導体層１４が連続して形成される。半導体層１４のうちゲート絶縁膜１２Aを挟んで各ゲートＧ2に対向する部分がトランジスタＴR2aおよびトランジスタＴR2bの各々のチャネルとして機能する。半導体層１４を覆うようにゲート絶縁膜１２Bが形成され、ゲート絶縁膜１２Bの表面には２個のゲートＧ1が連続した形状（Ｕ字状）に形成される。半導体層１４のうちゲート絶縁膜１２Bを挟んで各ゲートＧ1に対向する部分がトランジスタＴR1aおよびトランジスタＴR1bの各々のチャネルとして機能する。
【００３６】
以上の要素を覆う層間絶縁層１８の表面には電源線３２と配線３４と配線３６とが形成される。電源線３２は、層間絶縁層１８およびゲート絶縁膜１２Bを貫通する各貫通孔ＨEを介して、半導体層１４における各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）のソース領域に導通する。配線３４は、貫通孔ＨFを介して、半導体層１４におけるトランジスタＴR1aおよびトランジスタＴR1bの各々のドレイン領域に導通するとともに、各貫通孔ＨGを介して各ゲートＧ1および各ゲートＧ2とに導通し、定電流源６０（図示略）の出力端に接続される。配線３６は、貫通孔ＨIを介して、半導体層１４におけるトランジスタＴR2aおよびトランジスタＴR2bの各々のドレイン領域に導通する。
【００３７】
本形態においても、第１実施形態と同様に、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）が目標値Ａに合致または近似するように、相異なる寸法に設定される。例えば、トランジスタＴR1aおよびトランジスタＴR1bに流れる電流Ｉ1の電流量がトランジスタＴR2aおよびトランジスタＴR2bの電流Ｉ2を上回る必要がある場合、図１１に示すように、ゲート絶縁膜１２Aの膜厚ｔ1はゲート絶縁膜１２Bのが膜厚ｔ2を上回る寸法に選定される。一方、膜厚ｔ2が膜厚ｔ1を上回る構成によれば、電流Ｉ1を上回る電流量の電流Ｉ2を生成することが可能である。
【００３８】
以上の形態においても第１実施形態と同様の効果が奏される。なお、本形態の電子回路１００Bにおいても、トランジスタＴR1aまたはトランジスタＴR1bとトランジスタＴR2aまたはトランジスタＴR2bとの関係について、トランジスタＴR1およびトランジスタＴR2に関して図５および図６に例示した関係が同様に適用される。
【００３９】
＜Ｄ：第４実施形態＞
次に、第１実施形態に係る電子回路１００Aを表示装置の画素回路に利用した本発明の第４実施形態を説明する。図１２は、画素回路４０Aの回路図である。画素回路４０Aは、複数の走査線４２および複数のデータ線４４の各交差に対応して配列される。図１２においては、第ｉ行に属する第ｊ列目の画素回路４０Aが代表的に例示されている（ｉおよびｊの各々は自然数）。
【００４０】
画素回路４０Aは、トランジスタＴR1およびトランジスタＴR2で構成される第１実施形態の電子回路１００Aを含む。トランジスタＴR1およびトランジスタＴR2の各々のゲートと高位側電源ＶDDとの間には容量素子Ｃが介在する。
【００４１】
トランジスタＴR2に流れる電流Ｉ2の経路上には電気光学素子Ｅ1とスイッチング素子ＳＷ1とが配置される。電気光学素子Ｅ1は、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が形成された有機ＥＬ素子（発光素子）である。電気光学素子Ｅ1は、発光層に供給される電流Ｉ2の電流量に応じた階調（輝度）に駆動される。スイッチング素子ＳＷ1は、トランジスタＴR2のドレインと電気光学素子Ｅ1の陽極との間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ1のゲートには制御線４６を介して駆動制御信号Ｚ[i]が供給される。
【００４２】
図１２のスイッチング素子ＳＷ2は、トランジスタＴR1のゲートとドレインとの間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ3は、トランジスタＴR1のドレインとデータ線４４との間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ2およびスイッチング素子ＳＷ3の各々のゲートには走査線４２を介して走査信号Ｙ[i]が供給される。
【００４３】
表示装置は、画素回路４０Aの各列に対応してデータ線４４毎に配置された単位駆動回路７０を具備する。単位駆動回路７０は、定電圧源７２と定電流源７４とスイッチング素子Ｑ1とスイッチング素子Ｑ2とで構成される。定電圧源７２は、所定の初期化電位ＶRSを生成する。定電流源７４は、各電気光学素子Ｅ1に指定された階調に対応した電流量の電流Ｉ1を生成する。スイッチング素子Ｑ1は、定電圧源７２とデータ線４４との電気的な接続を制御する。スイッチング素子Ｑ2は、定電流源７４とデータ線４４との電気的な接続を制御する。
【００４４】
画素回路４０Aが動作する期間は、初期化期間と書込期間と駆動期間とに区分される。初期化期間では、走査信号Ｙ[i]および駆動制御信号Ｚ[i]の双方がローレベルに設定されたうえでスイッチング素子Ｑ1が導通する。したがって、データ線４４の電位は初期化電位ＶRSに初期化される。
【００４５】
図１３の部分(A)に示すように、書込期間では走査信号Ｙ[i]がハイレベルに変化する。したがって、スイッチング素子ＳＷ2が導通してトランジスタＴR1がダイオード接続されるとともに、スイッチング素子ＳＷ3が導通してトランジスタＴR1のドレインとデータ線４４とが電気的に接続される。また、スイッチング素子Ｑ1がオフ状態に遷移するとともにスイッチング素子Ｑ2が導通する。したがって、図１３の部分(A)に示すように、定電流源７４が電流量を設定した電流Ｉ1が高位側電源ＶDDからトランジスタＴR1とスイッチング素子ＳＷ3とを経由してデータ線４４に供給される。そして、電流Ｉ1の供給時におけるトランジスタＴR1のゲートの電位に応じた電荷が容量素子Ｃに蓄積される。
【００４６】
駆動期間では、図１３の部分(B)に示すように、走査信号Ｙ[i]がローレベルに変化することで電流Ｉ1が遮断されるとともに、駆動制御信号Ｚ[i]がハイレベルに変化することでスイッチング素子ＳＷ1が導通する。したがって、トランジスタＴR2のゲートの電位に応じた電流Ｉ2が、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ1とを経由して電気光学素子Ｅ1に供給される。書込期間にて設定されたトランジスタＴR2のゲートの電位は駆動期間においても維持されるから、電流Ｉ2は電流Ｉ1に応じた電流量となる。
【００４７】
本形態においては、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る（すなわちトランジスタＴR1のオン抵抗がトランジスタＴR2のオン抵抗を下回る）ように両者の構造が選定される。すなわち、トランジスタＴR1がトップゲート構造に形成されるとともにトランジスタＴR2がボトムゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を下回る（Ｉ2／Ｉ1＝ｔ1／ｔ2）。
【００４８】
いま、仮にトランジスタＴR1とトランジスタＴR2とで電気的な特性が同等であるとすれば、電流Ｉ1と電流Ｉ2とは同等の電流量となる。したがって、電気光学素子Ｅ1を適切に駆動し得る微小な電流Ｉ2を生成するためには書込期間にてトランジスタＴR1に流れる電流Ｉ1を微小な電流量に設定する必要がある。しかし、書込期間の初期にはデータ線４４の寄生容量が充電されるから、電流Ｉ1の電流量が微小である場合には特に、データ線４４の電流が所期の電流Ｉ1に到達するまでに相当の時間を要する（ひいてはトランジスタＴR2のゲートが所期の電位に到達せずに電気光学素子Ｅ1の輝度が不足する）という問題がある。本形態においては、電流Ｉ1の電流量が電流Ｉ2よりも大きくなるようにトランジスタＴR1の膜厚ｔ1とトランジスタＴR2の膜厚ｔ2との相対比が選定されるから、トランジスタＴR2のゲートが書込期間内で所期の電位に確実に到達する程度に電流Ｉ1の電流量を確保した場合であっても、電気光学素子Ｅ1を適切に駆動し得る微小な電流量に電流Ｉ2を制御することが可能となる。
【００４９】
＜Ｅ：第５実施形態＞
図１４は、画素回路４０Bの回路図である。同図に示すように、本形態の画素回路４０Bは、第４実施形態（図１２）の画素回路４０Aにスイッチング素子ＳＷ4を追加した構成である。スイッチング素子ＳＷ4は、トランジスタＴR2のゲートとドレインとの間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ4のゲートは、スイッチング素子ＳＷ2やスイッチング素子ＳＷ3のゲートとともに走査線４２に接続される。スイッチング素子ＳＷ3は、トランジスタＴR1およびトランジスタＴR2の各々のゲートとデータ線４４との間に介在する。
【００５０】
トランジスタＴR1およびトランジスタＴR2の構造は第４実施形態と同様である。すなわち、トランジスタＴR1がトップゲート構造に形成されるとともにトランジスタＴR2がボトムゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を下回る。
【００５１】
以上の構成の画素回路４０Bも初期化期間と書込期間と駆動期間とに区分して駆動される。初期化期間においては、第４実施形態と同様に、スイッチング素子Ｑ1が導通することでデータ線４４の電位が初期化電位ＶRSに初期化される。
【００５２】
図１５の部分(A)に示すように、書込期間では走査信号Ｙ[i]がハイレベルに変化するから、スイッチング素子ＳＷ2とスイッチング素子ＳＷ3とスイッチング素子ＳＷ4とがオン状態に遷移する。すなわち、トランジスタＴR1がスイッチング素子ＳＷ2を介してダイオード接続されるとともに、トランジスタＴR2がスイッチング素子ＳＷ4を介してダイオード接続される。したがって、高位側電源ＶDDからトランジスタＴR1とスイッチング素子ＳＷ2とを経由した電流Ｉ1と、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ3とを経由した電流Ｉ2とを加算した電流が、定電流源７４によって設定された電流量でスイッチング素子ＳＷ3からデータ線４４に供給される。そして、電流Ｉ1および電流Ｉ2の供給時におけるトランジスタＴR1およびトランジスタＴR2のゲートの電位が容量素子Ｃに保持される。
【００５３】
駆動期間では、図１５の部分(B)に示すように、走査信号Ｙ[i]がローレベルに変化したうえで駆動制御信号Ｚ[i]がハイレベルに変化するから、第４実施形態と同様に、トランジスタＴR2のゲートの電位に応じた電流Ｉ2が、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ1とを経由して電気光学素子Ｅ1に供給される。
【００５４】
以上の構成によっても第４実施形態と同様の作用および効果が奏される。さらに、本形態によれば、書込期間にてトランジスタＴR1およびトランジスタＴR2の双方に電流が流れるから、駆動期間におけるトランジスタＴR2のゲートの電位の範囲（さらには電気光学素子Ｅ1の輝度の範囲）を、第４実施形態と比較して広く確保できるという利点がある。
【００５５】
＜Ｆ：第６実施形態＞
次に、第１実施形態に係る電子回路１００Aを光検出装置（例えば撮像装置の撮像素子）の光検出回路に採用した本発明の第６実施形態を説明する。図１６は、光検出回路５０の回路図である。光検出回路５０は、複数の選択線５２および複数の電流検出線５４の各交差に対応して配列される。図１６においては、第ｉ行に属する第ｊ列目の光検出回路５０が代表的に例示されている。
【００５６】
光検出回路５０は、トランジスタＴR1およびトランジスタＴR2の各ゲートを相互に接続した第１実施形態の電子回路１００Aを含む。トランジスタＴR1のドレインには受光素子Ｅ2が接続される。受光素子Ｅ2は、受光量に応じた電流量の電流Ｉ1が流れる電気光学素子（フォトダイオード）である。トランジスタＴR2のドレインと電流検出線５４との間にはスイッチング素子ＳＷ5が介在する。スイッチング素子ＳＷ5のゲートには選択線５２を介して選択信号Ｓ[i]が供給される。
【００５７】
トランジスタＴR1には受光素子Ｅ2による受光量に応じた電流Ｉ1が高位側電源ＶDDから供給される。選択信号Ｓ[i]がハイレベルに変化してスイッチング素子ＳＷ5がオン状態に遷移すると、図１７に示すように、電流Ｉ1に応じた電流量の電流Ｉ2が高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ5とを経由して電流検出線５４に出力される。電流検出線５４から出力される電流Ｉ2を検出回路（図示略）にて順次に検出して電流量を測定することで、各光検出回路５０の受光素子Ｅ2による受光量が特定される。
【００５８】
本形態においては、トランジスタＴR2の電流Ｉ2の電流量がトランジスタＴR1の電流Ｉ1を上回る（トランジスタＴR2のオン抵抗がトランジスタＴR1を下回る）ように両者の構造が選定される。すなわち、図２から図４の例示とは逆に、トランジスタＴR1がボトムゲート構造に形成されるとともにトランジスタＴR2がトップゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を上回る。以上の構成によれば、受光素子Ｅ2に流れる電流Ｉ1が微小であっても電流Ｉ2には充分な電流量が確保されるから、受光素子Ｅ2による受光量を高精度に測定することが可能となる。
【００５９】
なお、第４実施形態から第６実施形態におけるトランジスタＴR1およびトランジスタＴR2には図５や図６に例示した構成も同様に適用される。例えば、図５に示したように、トランジスタＴR1およびトランジスタＴR2の双方をボトムゲート構造（またはトップゲート構造）としたうえでゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを相違させた構成や、図６に例示したように、トランジスタＴR1のゲート絶縁膜１２Aの比誘電率ε1とトランジスタＴR2のゲート絶縁膜１２Bの比誘電率ε2とを相違させた構成を第４実施形態から第６実施形態に適用してもよい。また、第２実施形態（図７および図８）と同様に、トランジスタＴR1およびトランジスタＴR2の一方をデュアルゲート構造として他方をシングルゲート構造とした構成も第４実施形態から第６実施形態に好適に採用される。さらに、第３実施形態の電子回路１００Bを第４実施形態から第６実施形態のトランジスタＴR1およびトランジスタＴR2の代わりに採用してもよい。
【００６０】
＜Ｇ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００６１】
（１）変形例１
トランジスタＴR1およびトランジスタＴR2をＮチャネル型とした構成も採用される。また、電子回路１００（１００A，１００B）を利用した画素回路４０（４０A，４０B）や光検出回路５０の構成は以上の例示に限定されない。すなわち、トランジスタＴR1およびトランジスタＴR2の各々のゲートを相互に接続したカレントミラー型の電子回路１００を含む構成であれば、画素回路４０や光検出回路５０の他の要素の如何は不問である。
【００６２】
（２）変形例２
以上に例示した各構成を適宜に組合せてもよい。例えば、膜厚ｔiおよび比誘電率εiの双方をゲート絶縁膜１２Aとゲート絶縁膜１２Bとで相違させた構成が採用される。
【００６３】
（３）変形例３
第４実施形態および第５実施形態における有機ＥＬ素子は電気光学素子Ｅ1の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子も第４実施形態や第５実施形態の電気光学素子Ｅ1として採用される。電気光学素子Ｅ1は、電流の供給によって光学的な特性（輝度）が変化する素子として把握される。
【００６４】
＜Ｈ：応用例＞
第４実施形態および第５実施形態に係る画素回路４０（４０A，４０B）を行列状に配列した表示装置は各種の電子機器に採用される。図１８から図２０には、第４実施形態または第５実施形態に係る表示装置を採用した電子機器の形態が図示されている。
【００６５】
図１８は、表示装置２００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する表示装置２００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。表示装置２００は有機ＥＬ素子を電気光学素子Ｅ1として使用しているので、視野角が広く見易い画面を表示できる。
【００６６】
図１９は、表示装置２００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する表示装置２００とを備える。スクロールボタン３００２を操作することによって、表示装置２００に表示される画面がスクロールされる。
【００６７】
図２０は、表示装置２００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する表示装置２００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が表示装置２００に表示される。
【００６８】
なお、本発明に係る画素回路が適用される電子機器としては、図１８から図２０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る画素回路の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置の光源としても本発明の画素回路は利用される。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係る電子回路の回路図である。
【図２】第１の態様に係る電子回路の構造を示す平面図である。
【図３】図２におけるIII−III線の断面図である。
【図４】図２におけるIV−IV線の断面図である。
【図５】第２の態様に係る電子回路の構造を示す断面図である。
【図６】第３の態様に係る電子回路の構造を示す断面図である。
【図７】第２実施形態に係る電子回路の構造を示す平面図である。
【図８】図７におけるVIII−VIII線の断面図である。
【図９】第３実施形態に係る電子回路の回路図である。
【図１０】電子回路の構造を示す平面図である。
【図１１】図１０におけるXI−XI線の断面図である。
【図１２】第４実施形態に係る画素回路の回路図である。
【図１３】画素回路の動作を説明するための回路図である。
【図１４】第５実施形態に係る画素回路の回路図である。
【図１５】画素回路の動作を説明するための回路図である。
【図１６】第６実施形態に係る光検出回路の回路図である。
【図１７】光検出回路の動作を説明するための回路図である。
【図１８】電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１９】電子機器の形態（携帯電話機）を示す斜視図である。
【図２０】電子機器の形態（携帯情報端末）を示す斜視図である。
【符号の説明】
【００７０】
１００A，１００B……電子回路、ＴR1，ＴR2……トランジスタ、１０……基板、１２A，１２B……ゲート絶縁膜、１４，１４A，１４B……半導体層、４０A，４０B……画素回路、４２……走査線、４４……データ線、５０……光検出回路、５２……選択線、５４……電流検出線、７０……単位駆動回路、７２……定電圧源、６０，７４……定電流源。
【技術分野】
【０００１】
本発明は、所望の電流を生成する技術に関する。
【背景技術】
【０００２】
所望の電流を生成する電子回路としてカレントミラー型の回路が従来から提案されている。例えば特許文献１には、変換用トランジスタおよび駆動用トランジスタの各々のゲートを相互に接続したカレントミラー回路を発光素子の駆動に使用した画素回路が開示されている。発光素子に指定された輝度に応じた信号電流が変換用トランジスタに流れると、信号電流に比例した電流量の駆動電流が駆動用トランジスタから発光素子に供給される。
【特許文献１】国際公開第０１／００６４８４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１のようなカレントミラー型の画素回路においては、変換用トランジスタのチャネル幅と駆動用トランジスタのチャネル幅との相対比を適宜に選定することで、信号電流の電流量に対して所望の関係にある駆動電流を生成することが可能である。しかし、変換用トランジスタおよび駆動用トランジスタの一方のチャネル幅を他方と比較して拡大する必要があるから、変換用トランジスタと駆動用トランジスタとでチャネル幅が同等である構成と比較して、画素回路の設置に必要な面積が増大するという問題がある。以上の問題は、画素回路以外の各種のカレントミラー型の電子回路においても同様に発生し得る。本発明は、カレントミラー型の電子回路の設置に必要な面積を削減することを目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明の第１の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタと第２トランジスタとはゲート絶縁膜の膜厚が相違する。以上の構成においては、第１トランジスタのゲート絶縁膜の膜厚と第２トランジスタのゲート絶縁膜の膜厚との相対比に応じて第１電流と第２電流との電流比が制御されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００５】
本発明の好適な態様において、第１トランジスタおよび第２トランジスタの一方はトップゲート構造であり、第１トランジスタおよび第２トランジスタの他方はボトムゲート構造である。以上の構成によれば、第１トランジスタのゲート絶縁膜の膜厚と第２トランジスタのゲート絶縁膜の膜厚とを容易に相違させることができる。さらに好適な態様において、ボトムゲート構造のトランジスタは、トップゲート構造のトランジスタと比較してゲート絶縁膜の膜厚が大きい。以上の態様によれば、ボトムゲート構造のトランジスタにおいて、ゲートの膜厚を反映したゲート絶縁膜の表面の段差が低減されるから、ゲート絶縁膜の表面に形成される半導体層の破損が防止されるという利点がある。
【０００６】
本発明の第２の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタと第２トランジスタとはゲート絶縁膜の比誘電率が相違する。以上の構成においては、第１トランジスタのゲート絶縁膜の比誘電率と第２トランジスタのゲート絶縁膜の比誘電率との相対比に応じて第１電流と第２電流との電流比が制御されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００７】
本発明の第３の態様に係る電子回路は、各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、第１トランジスタに流れる第１電流に対応した第２電流が第２トランジスタに流れる回路であって、第１トランジスタおよび第２トランジスタの一方においては、半導体層を挟む両側にゲートが形成され、第１トランジスタおよび第２トランジスタの他方においては、半導体層の片側のみにゲートが形成される。以上の構成においては、半導体層の片側のみにゲートが形成されたトランジスタ（シングルゲート構造）の電流の電流量を上回る電流が、半導体層の含む両側にゲートが形成されたトランジスタ（デュアルゲート構造）に供給されるから、第１トランジスタと第２トランジスタとでチャネル幅を相違させる必要はない。したがって、電子回路の設置に必要な面積を削減することが可能である。
【０００８】
本発明の電子回路は、例えば表示装置や露光装置の画素回路に好適に使用される。ひとつの態様に係る画素回路は、以上に例示した何れかの態様に係る電子回路と、第２トランジスタに流れる第２電流に応じた階調となる電気光学素子とを具備し、電気光学素子に指定された階調に応じた電流量の第１電流が第１トランジスタおよびデータ線に流れる。電子回路の設置に必要な面積が削減されるから、以上の態様に係る画素回路によれば、開口率（ひとつの画素に相当する単位面積のうち光が出射する面積の割合）を充分に確保することが可能である。なお、電気光学素子とは、電気エネルギの供給（電圧の印加や電流の供給）によって階調（輝度や透過率）が変化する素子である。以上の態様に係る画素回路を配列した表示装置や露光装置は各種の電子機器に使用される。
【０００９】
また、本発明の電子回路は光検出回路にも好適に使用される。ひとつの態様に係る光検出回路は、以上に例示した何れかの態様に係る電子回路と、受光量に応じた電流量の第１電流を第１トランジスタに流す受光素子とを具備し、電流検出線を介して第２電流を検出する。電子回路の設置に必要な面積が削減されるから、以上の態様に係る光検出回路によれば、各受光素子に到達する光量を充分に確保することが可能である。以上の態様に係る光検出回路を配列した光検出装置（撮像装置）は各種の電子機器に使用される。
【発明を実施するための最良の形態】
【００１０】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子回路の構成を示す回路図である。同図に示すように、電子回路１００Aは、トランジスタＴR1とトランジスタＴR2とで構成されるカレントミラー型の電流生成回路である。トランジスタＴR1およびトランジスタＴR2はＰチャネル型の薄膜トランジスタである。
【００１１】
トランジスタＴR1のゲートＧ1とトランジスタＴR2のゲートＧ2とは相互に接続される。トランジスタＴR1のソースとトランジスタＴR2のソースとは高位側電源ＶDDに対して共通に接続される。トランジスタＴR1のドレインは、トランジスタＴR1のゲートＧ1に接続（ダイオード接続）されるとともに定電流源６０に接続される。
【００１２】
以上の構成において、定電流源６０の生成した電流Ｉ1がトランジスタＴR1のソース−ドレイン間に流れると、トランジスタＴR1のゲートＧ1およびトランジスタＴR2のゲートＧ2が電流Ｉ1に応じた電位に設定されるから、電流Ｉ1に対応した電流量の電流Ｉ2がトランジスタＴR2に流れる。
【００１３】
トランジスタＴR1およびトランジスタＴR2が飽和領域で動作すると仮定すれば、電流Ｉ1および電流Ｉ2の電流量は以下の式(1)および式(2)で表現される。
Ｉ1＝（β1／２）・（ＶGS1−ＶTH1）２ ……(1)
Ｉ2＝（β2／２）・（ＶGS2−ＶTH2）２ ……(2)
式(1)および式(2)におけるＶGSk（ｋ＝１，２）は、トランジスタＴRkにおけるゲート−ソース間の電圧であり、ＶTHkはトランジスタＴRkの閾値電圧である。また、βkはトランジスタＴRkの利得係数であり、以下の式(3)および式(4)で表現される。
β1＝（Ｗ1／Ｌ1）・μ1・ε0・ε1／ｔ1 ……(3)
β2＝（Ｗ2／Ｌ2）・μ2・ε0・ε2／ｔ2 ……(4)
式(3)および式(4)におけるＷkはトランジスタＴRkのチャネル幅であり、ＬkはトランジスタＴRkのチャネル長である。また、μkはトランジスタＴRkの移動度であり、εkはトランジスタＴRkのゲート絶縁膜の比誘電率である。ε0は真空の誘電率である。また、ｔkはトランジスタＴRkのゲート絶縁膜の膜厚である。
【００１４】
本形態においては、ゲート絶縁膜の膜厚ｔkや比誘電率εkをトランジスタＴR1とトランジスタＴR2とで相違させることによって電流Ｉ1と電流Ｉ2とを所望の比率に設定する。具体的な態様を以下に例示する。
【００１５】
＜Ａ−１：第１の態様＞
図２は、電子回路１００A（トランジスタＴR1およびトランジスタＴR2）の構造を示す平面図である。図３は、図２におけるIII−III線の断面図であり、図４は、図２におけるIV−IV線の断面図である。図３および図４に示すように、トランジスタＴR1およびトランジスタＴR2は絶縁性の基板１０の表面に形成される。
【００１６】
図４に示すトランジスタＴR2は、基板１０の表面に形成されたゲートＧ2と、ゲートＧ2を覆うゲート絶縁膜１２Bと、ゲート絶縁膜１２Bの表面に形成された半導体層１４Bとを含む。すなわち、トランジスタＴR2は、ゲートＧ2が半導体層１４Bの下方（基板１０側）に位置するボトムゲート構造である。半導体層１４Bのうちゲート絶縁膜１２Bを挟んでゲートＧ2に対向する部分がチャネルとして機能する。ゲート絶縁膜１２Bは、基板１０の全域にわたって絶縁性材料（例えば酸化珪素や窒化珪素）で形成された膜体である。
【００１７】
図３に示すトランジスタＴR1は、ゲート絶縁膜１２Bの表面に形成された半導体層１４Aと、半導体層１４Aを覆うゲート絶縁膜１２Aと、ゲート絶縁膜１２Aの表面に形成されたゲートＧ1とを含む。すなわち、トランジスタＴR1は、ゲートＧ1が半導体層１４Aの上方（基板１０とは反対側）に位置するトップゲート構造である。半導体層１４Aと半導体層１４Bとは、基板１０の全面に形成された半導体材料の膜体を選択的に除去することで一括的に形成される。半導体層１４Aのうちゲート絶縁膜１２Aを挟んでゲートＧ1に対向する部分がチャネルとして機能する。ゲート絶縁膜１２Aは、基板１０の全域にわたって絶縁性材料（例えば酸化珪素や窒化珪素）で形成された膜体である。
【００１８】
以上の要素が形成された基板１０の表面には層間絶縁層１８が形成される。図２に示すように、層間絶縁層１８の表面には電源線２２と配線２４と配線２６とが形成される。高位側電源ＶDDに接続される電源線２２は、層間絶縁層１８およびゲート絶縁膜１２Aを貫通する各貫通孔ＨAを介して半導体層１４Aおよび半導体層１４Bの各々におけるソース領域に導通する。配線２４は、各貫通孔ＨBを介して半導体層１４Aのドレイン領域とゲートＧ1とゲートＧ2とに導通し、定電流源６０（図示略）の出力端に接続される。配線２６は、貫通孔ＨCを介して半導体層１４Bのドレイン領域に導通する。
【００１９】
以上の構成において、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）が目標値Ａに合致または近似するように、相異なる寸法に設定される。式(1)および式(2)に示すように、電流Ｉkの電流量は膜厚ｔkに反比例する。したがって、式(1)から式(4)における膜厚ｔk以外の要素（ＶTHk，Ｗk，Ｌk，μk，εk）がトランジスタＴR1とトランジスタＴR2とで同等であると仮定すれば、膜厚ｔ2に対する膜厚ｔ1の相対比（ｔ1／ｔ2）が電流比の目標値Ａに合致または近似するように、膜厚ｔ1と膜厚ｔ2とが選定される。以上の構成によれば、電流Ｉ1のＡ倍の電流Ｉ2がトランジスタＴR2に流れる。
【００２０】
例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成（トランジスタＴR1のオン抵抗がトランジスタＴR2を下回る構成）が必要である場合（Ａ＜１）、図３および図４に示すように、ゲート絶縁膜１２Bの膜厚ｔ2はゲート絶縁膜１２Aの膜厚ｔ1を上回る寸法に選定される。以上とは逆にトランジスタＴR2の電流Ｉ2の電流量がトランジスタＴR1の電流Ｉ1を上回る構成が必要である場合（Ａ＞１）、ゲート絶縁膜１２Aの膜厚ｔ1はゲート絶縁膜１２Bの膜厚ｔ2を上回る寸法に選定される。
【００２１】
以上に説明したように、本形態においては、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを個別に選定することで電流Ｉ1と電流Ｉ2との電流比が制御されるから、チャネル幅Ｗkやチャネル長ＬkをトランジスタＴR1とトランジスタＴR2とで相違させた構成と比較して、電子回路１００Aの設置に必要な面積を削減することが可能である。
【００２２】
ところで、図４に例示したボトムゲート構造のトランジスタＴR2においてゲート絶縁膜１２Bの膜厚ｔ2が不足すると、ゲートＧ2の膜厚に応じた段差がゲート絶縁膜１２Bの表面に顕在化して半導体層１４Bの破損の原因となる。膜厚ｔ2が膜厚ｔ1を上回る本形態においては、膜厚ｔ2の寸法が充分に確保されるから、ゲート絶縁膜１２Bの表面の段差が低減される。したがって、ゲート絶縁膜１２Bの段差に起因した半導体層１４Bの破損が抑制されるという利点もある。以上の説明から理解されるように、トランジスタＴR1およびトランジスタＴR2のうち電流Ｉkに要求される電流量が小さい（膜厚ｔkが大きい）トランジスタＴRkをボトムゲート構造とした構成が特に好適である。
【００２３】
＜Ａ−２：第２の態様＞
図５は、第２の態様に係るトランジスタＴR1およびトランジスタＴR2の構造を示す断面図である。同図に示すように、トランジスタＴR1およびトランジスタＴR2は何れもトップゲート構造である。トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1とトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1と電流Ｉ2との電流比が目標値Ａに合致または近似するように、相異なる寸法に設定される。例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成が必要であれば、図５に示すように、ゲート絶縁膜１２Bの膜厚ｔ2はゲート絶縁膜１２Aの膜厚ｔ1を上回る寸法に選定される。一方、膜厚ｔ1が膜厚ｔ2を上回る構成によれば、電流Ｉ1を超える電流量の電流Ｉ2が生成される。以上のように本態様においても第１の態様と同様の効果が奏される。
【００２４】
＜Ａ−３：第３の態様＞
図６は、第３の形態に係るトランジスタＴR1およびトランジスタＴR2の構造を示す断面図である。同図に示すように、トランジスタＴR1およびトランジスタＴR2は何れもトップゲート構造である。また、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1とトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2とは同等である。
【００２５】
ゲート絶縁膜１２Aとゲート絶縁膜１２Bとは、比誘電率εkが相違する別個の絶縁性材料で形成される。式(1)から式(4)に示すように、電流Ｉkの電流量は比誘電率εkに比例する。したがって、式(1)から式(4)における比誘電率εk以外の要素（ＶTHk，Ｗk，Ｌk，μk，ｔk）がトランジスタＴR1とトランジスタＴR2とで同等であると仮定すれば、トランジスタＴR1の比誘電率ε1に対するトランジスタＴR2の比誘電率ε2の相対比（ε2／ε1）が、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）の目標値Ａに合致または近似するように、ゲート絶縁膜１２Aおよびゲート絶縁膜１２Bの各々の材料が選定される。
【００２６】
例えば、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る構成が必要である場合、比誘電率ε1がゲート絶縁膜１２Bの比誘電率ε2を上回る材料でゲート絶縁膜１２Aが形成される。以上とは逆に、ゲート絶縁膜１２Bの比誘電率ε2がゲート絶縁膜１２Aの比誘電率ε1を上回る構成によれば、電流Ｉ1を超える電流量の電流Ｉ2を生成することが可能である。以上のように本態様においても第１の態様と同様の効果が奏される。
【００２７】
＜Ａ−４：その他の態様＞
第２の態様（図５）において、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを相違させるための具体的な方法は任意である。例えば、ゲート絶縁膜１２Aとゲート絶縁膜１２Bとを別工程で個別に形成することで膜厚ｔ1と膜厚ｔ2とを相違させる方法や、ゲート絶縁膜１２Aを単層で形成するとともにゲート絶縁膜１２Bを複数層（例えばゲート絶縁膜１２Aと共通の絶縁層と他の絶縁層との積層）で形成することで膜厚ｔ1と膜厚ｔ2とを相違させる方法が好適に採用される。また、第２の態様や第３の態様において、トランジスタＴR1やトランジスタＴR2をボトムゲート構造としてもよい。
【００２８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態を説明する。なお、以下の各態様において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の具体的な説明を適宜に省略する。
【００２９】
図７は、第２実施形態に係る電子回路１００A（トランジスタＴR1およびトランジスタＴR2の構造を示す平面図であり、図８は、図７におけるVIII−VIII線の断面図である。図７および図８に示すように、トランジスタＴR1は、半導体層１４Aを挟むように配置されたフロントゲートＧF1とバックゲートＧB1とを有するデュアルゲート構造の薄膜トランジスタである。一方、トランジスタＴR2は、図４と同様に、半導体層１４Bの下方（基板１０側）のみにゲートＧ2が形成されたシングルゲート構造（さらに詳細にはボトムゲート構造）の薄膜トランジスタである。
【００３０】
基板１０の全面に形成された導電膜を選択的に除去することでトランジスタＴR1のバックゲートＧB1とトランジスタＴR2のゲートＧ2とは一括して基板１０の表面に形成される。バックゲートＧB1とゲートＧ2とを覆うゲート絶縁膜１２Aの表面には半導体層１４Aと半導体層１４Bとが形成される。半導体層１４Aと半導体層１４Bとを覆うようにゲート絶縁膜１２Bが形成される。ゲート絶縁膜１２Bの表面には、トランジスタＴR1のフロントゲートＧF1が形成される。バックゲートＧB1とフロントゲートＧF1とは、ゲート絶縁膜１２Aとゲート絶縁膜１２Bとを貫通する貫通孔Ｈを介して電気的に導通する。
【００３１】
トランジスタＴR1の半導体層１４AにはフロントゲートＧF1とバックゲートＧB1とによって両側から電界が印加されるから、半導体層１４Aに形成されるチャネルの厚さは半導体層１４Bのチャネルを上回る。したがって、電流Ｉ1を下回る電流量の電流Ｉ2を生成することが可能である。さらに、ゲート絶縁膜１２Bの膜厚ｔ2や比誘電率ε2を適宜に選定することで、電流Ｉ1と電流Ｉ2との電流比を精緻に調整することができる。
【００３２】
なお、以上においては電流Ｉ1の電流量が電流Ｉ2を上回る構成を例示したが、トランジスタＴR1をシングルゲート構造としてトランジスタＴR2をデュアルゲート構造とすれば、電流Ｉ1を上回る電流Ｉ2を生成することが可能である。また、以上の説明ではトランジスタＴR2をボトムゲート構造としたが、図５や図６に例示したように、トランジスタＴR2を、半導体層１４Bの上方（基板１０とは反対側）にゲートＧ2を配置したトップゲート構造としても同様の効果が奏される。トランジスタＴR2をトップゲート構造とした構成においては、例えばゲート絶縁膜１２Aの膜厚ｔ1や比誘電率ε1を適宜に選定することで電流Ｉ1と電流Ｉ2との電流比を精緻に調整することができる。
【００３３】
＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る電子回路１００Bの回路図である。同図に示すように、本形態の電子回路１００Bは、相互に並列に接続されたトランジスタＴR1aおよびトランジスタＴR1bを図１のトランジスタＴR1の代わりに配置し、相互に並列に接続されたトランジスタＴR2aおよびトランジスタＴR2bを図１のトランジスタＴR2の代わりに配置した構成である。トランジスタＴR1aおよびトランジスタＴR1bに流れる電流の総和が電流Ｉ1に相当し、トランジスタＴR2aおよびトランジスタＴR2bに流れる電流の総和が電流Ｉ2に相当する。
【００３４】
図１０は、電子回路１００Bの構造を示す平面図であり、図１１は、図１０におけるXI−XI線の断面図である。図１０および図１１に示すように、トランジスタＴR1aおよびトランジスタＴR1bはトップゲート構造であり、トランジスタＴR2aおよびトランジスタＴR2bはボトムゲート構造である。トランジスタＴR1aとトランジスタＴR1bとの配置およびトランジスタＴR2aとトランジスタＴR2bとの配置にはコモンセントロイド配置が採用される。したがって、電子回路１００Bの製造の過程における誤差（例えばマスキングやドーピングの位置の誤差）に起因した各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）の電気的な特性の誤差の影響が緩和される。
【００３５】
基板１０の表面には２個のゲートＧ2が連続した形状（Ｕ字状）に形成されたうえでゲート絶縁膜１２Aが全面に成膜される。ゲート絶縁膜１２Aの表面には、各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）の半導体層１４が連続して形成される。半導体層１４のうちゲート絶縁膜１２Aを挟んで各ゲートＧ2に対向する部分がトランジスタＴR2aおよびトランジスタＴR2bの各々のチャネルとして機能する。半導体層１４を覆うようにゲート絶縁膜１２Bが形成され、ゲート絶縁膜１２Bの表面には２個のゲートＧ1が連続した形状（Ｕ字状）に形成される。半導体層１４のうちゲート絶縁膜１２Bを挟んで各ゲートＧ1に対向する部分がトランジスタＴR1aおよびトランジスタＴR1bの各々のチャネルとして機能する。
【００３６】
以上の要素を覆う層間絶縁層１８の表面には電源線３２と配線３４と配線３６とが形成される。電源線３２は、層間絶縁層１８およびゲート絶縁膜１２Bを貫通する各貫通孔ＨEを介して、半導体層１４における各トランジスタＴR（ＴR1a，ＴR1b，ＴR2a，ＴR2b）のソース領域に導通する。配線３４は、貫通孔ＨFを介して、半導体層１４におけるトランジスタＴR1aおよびトランジスタＴR1bの各々のドレイン領域に導通するとともに、各貫通孔ＨGを介して各ゲートＧ1および各ゲートＧ2とに導通し、定電流源６０（図示略）の出力端に接続される。配線３６は、貫通孔ＨIを介して、半導体層１４におけるトランジスタＴR2aおよびトランジスタＴR2bの各々のドレイン領域に導通する。
【００３７】
本形態においても、第１実施形態と同様に、ゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とは、電流Ｉ1に対する電流Ｉ2の電流比（Ｉ2／Ｉ1）が目標値Ａに合致または近似するように、相異なる寸法に設定される。例えば、トランジスタＴR1aおよびトランジスタＴR1bに流れる電流Ｉ1の電流量がトランジスタＴR2aおよびトランジスタＴR2bの電流Ｉ2を上回る必要がある場合、図１１に示すように、ゲート絶縁膜１２Aの膜厚ｔ1はゲート絶縁膜１２Bのが膜厚ｔ2を上回る寸法に選定される。一方、膜厚ｔ2が膜厚ｔ1を上回る構成によれば、電流Ｉ1を上回る電流量の電流Ｉ2を生成することが可能である。
【００３８】
以上の形態においても第１実施形態と同様の効果が奏される。なお、本形態の電子回路１００Bにおいても、トランジスタＴR1aまたはトランジスタＴR1bとトランジスタＴR2aまたはトランジスタＴR2bとの関係について、トランジスタＴR1およびトランジスタＴR2に関して図５および図６に例示した関係が同様に適用される。
【００３９】
＜Ｄ：第４実施形態＞
次に、第１実施形態に係る電子回路１００Aを表示装置の画素回路に利用した本発明の第４実施形態を説明する。図１２は、画素回路４０Aの回路図である。画素回路４０Aは、複数の走査線４２および複数のデータ線４４の各交差に対応して配列される。図１２においては、第ｉ行に属する第ｊ列目の画素回路４０Aが代表的に例示されている（ｉおよびｊの各々は自然数）。
【００４０】
画素回路４０Aは、トランジスタＴR1およびトランジスタＴR2で構成される第１実施形態の電子回路１００Aを含む。トランジスタＴR1およびトランジスタＴR2の各々のゲートと高位側電源ＶDDとの間には容量素子Ｃが介在する。
【００４１】
トランジスタＴR2に流れる電流Ｉ2の経路上には電気光学素子Ｅ1とスイッチング素子ＳＷ1とが配置される。電気光学素子Ｅ1は、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が形成された有機ＥＬ素子（発光素子）である。電気光学素子Ｅ1は、発光層に供給される電流Ｉ2の電流量に応じた階調（輝度）に駆動される。スイッチング素子ＳＷ1は、トランジスタＴR2のドレインと電気光学素子Ｅ1の陽極との間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ1のゲートには制御線４６を介して駆動制御信号Ｚ[i]が供給される。
【００４２】
図１２のスイッチング素子ＳＷ2は、トランジスタＴR1のゲートとドレインとの間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ3は、トランジスタＴR1のドレインとデータ線４４との間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ2およびスイッチング素子ＳＷ3の各々のゲートには走査線４２を介して走査信号Ｙ[i]が供給される。
【００４３】
表示装置は、画素回路４０Aの各列に対応してデータ線４４毎に配置された単位駆動回路７０を具備する。単位駆動回路７０は、定電圧源７２と定電流源７４とスイッチング素子Ｑ1とスイッチング素子Ｑ2とで構成される。定電圧源７２は、所定の初期化電位ＶRSを生成する。定電流源７４は、各電気光学素子Ｅ1に指定された階調に対応した電流量の電流Ｉ1を生成する。スイッチング素子Ｑ1は、定電圧源７２とデータ線４４との電気的な接続を制御する。スイッチング素子Ｑ2は、定電流源７４とデータ線４４との電気的な接続を制御する。
【００４４】
画素回路４０Aが動作する期間は、初期化期間と書込期間と駆動期間とに区分される。初期化期間では、走査信号Ｙ[i]および駆動制御信号Ｚ[i]の双方がローレベルに設定されたうえでスイッチング素子Ｑ1が導通する。したがって、データ線４４の電位は初期化電位ＶRSに初期化される。
【００４５】
図１３の部分(A)に示すように、書込期間では走査信号Ｙ[i]がハイレベルに変化する。したがって、スイッチング素子ＳＷ2が導通してトランジスタＴR1がダイオード接続されるとともに、スイッチング素子ＳＷ3が導通してトランジスタＴR1のドレインとデータ線４４とが電気的に接続される。また、スイッチング素子Ｑ1がオフ状態に遷移するとともにスイッチング素子Ｑ2が導通する。したがって、図１３の部分(A)に示すように、定電流源７４が電流量を設定した電流Ｉ1が高位側電源ＶDDからトランジスタＴR1とスイッチング素子ＳＷ3とを経由してデータ線４４に供給される。そして、電流Ｉ1の供給時におけるトランジスタＴR1のゲートの電位に応じた電荷が容量素子Ｃに蓄積される。
【００４６】
駆動期間では、図１３の部分(B)に示すように、走査信号Ｙ[i]がローレベルに変化することで電流Ｉ1が遮断されるとともに、駆動制御信号Ｚ[i]がハイレベルに変化することでスイッチング素子ＳＷ1が導通する。したがって、トランジスタＴR2のゲートの電位に応じた電流Ｉ2が、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ1とを経由して電気光学素子Ｅ1に供給される。書込期間にて設定されたトランジスタＴR2のゲートの電位は駆動期間においても維持されるから、電流Ｉ2は電流Ｉ1に応じた電流量となる。
【００４７】
本形態においては、トランジスタＴR1の電流Ｉ1の電流量がトランジスタＴR2の電流Ｉ2を上回る（すなわちトランジスタＴR1のオン抵抗がトランジスタＴR2のオン抵抗を下回る）ように両者の構造が選定される。すなわち、トランジスタＴR1がトップゲート構造に形成されるとともにトランジスタＴR2がボトムゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を下回る（Ｉ2／Ｉ1＝ｔ1／ｔ2）。
【００４８】
いま、仮にトランジスタＴR1とトランジスタＴR2とで電気的な特性が同等であるとすれば、電流Ｉ1と電流Ｉ2とは同等の電流量となる。したがって、電気光学素子Ｅ1を適切に駆動し得る微小な電流Ｉ2を生成するためには書込期間にてトランジスタＴR1に流れる電流Ｉ1を微小な電流量に設定する必要がある。しかし、書込期間の初期にはデータ線４４の寄生容量が充電されるから、電流Ｉ1の電流量が微小である場合には特に、データ線４４の電流が所期の電流Ｉ1に到達するまでに相当の時間を要する（ひいてはトランジスタＴR2のゲートが所期の電位に到達せずに電気光学素子Ｅ1の輝度が不足する）という問題がある。本形態においては、電流Ｉ1の電流量が電流Ｉ2よりも大きくなるようにトランジスタＴR1の膜厚ｔ1とトランジスタＴR2の膜厚ｔ2との相対比が選定されるから、トランジスタＴR2のゲートが書込期間内で所期の電位に確実に到達する程度に電流Ｉ1の電流量を確保した場合であっても、電気光学素子Ｅ1を適切に駆動し得る微小な電流量に電流Ｉ2を制御することが可能となる。
【００４９】
＜Ｅ：第５実施形態＞
図１４は、画素回路４０Bの回路図である。同図に示すように、本形態の画素回路４０Bは、第４実施形態（図１２）の画素回路４０Aにスイッチング素子ＳＷ4を追加した構成である。スイッチング素子ＳＷ4は、トランジスタＴR2のゲートとドレインとの間に介在して両者の電気的な接続を制御する。スイッチング素子ＳＷ4のゲートは、スイッチング素子ＳＷ2やスイッチング素子ＳＷ3のゲートとともに走査線４２に接続される。スイッチング素子ＳＷ3は、トランジスタＴR1およびトランジスタＴR2の各々のゲートとデータ線４４との間に介在する。
【００５０】
トランジスタＴR1およびトランジスタＴR2の構造は第４実施形態と同様である。すなわち、トランジスタＴR1がトップゲート構造に形成されるとともにトランジスタＴR2がボトムゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を下回る。
【００５１】
以上の構成の画素回路４０Bも初期化期間と書込期間と駆動期間とに区分して駆動される。初期化期間においては、第４実施形態と同様に、スイッチング素子Ｑ1が導通することでデータ線４４の電位が初期化電位ＶRSに初期化される。
【００５２】
図１５の部分(A)に示すように、書込期間では走査信号Ｙ[i]がハイレベルに変化するから、スイッチング素子ＳＷ2とスイッチング素子ＳＷ3とスイッチング素子ＳＷ4とがオン状態に遷移する。すなわち、トランジスタＴR1がスイッチング素子ＳＷ2を介してダイオード接続されるとともに、トランジスタＴR2がスイッチング素子ＳＷ4を介してダイオード接続される。したがって、高位側電源ＶDDからトランジスタＴR1とスイッチング素子ＳＷ2とを経由した電流Ｉ1と、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ3とを経由した電流Ｉ2とを加算した電流が、定電流源７４によって設定された電流量でスイッチング素子ＳＷ3からデータ線４４に供給される。そして、電流Ｉ1および電流Ｉ2の供給時におけるトランジスタＴR1およびトランジスタＴR2のゲートの電位が容量素子Ｃに保持される。
【００５３】
駆動期間では、図１５の部分(B)に示すように、走査信号Ｙ[i]がローレベルに変化したうえで駆動制御信号Ｚ[i]がハイレベルに変化するから、第４実施形態と同様に、トランジスタＴR2のゲートの電位に応じた電流Ｉ2が、高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ1とを経由して電気光学素子Ｅ1に供給される。
【００５４】
以上の構成によっても第４実施形態と同様の作用および効果が奏される。さらに、本形態によれば、書込期間にてトランジスタＴR1およびトランジスタＴR2の双方に電流が流れるから、駆動期間におけるトランジスタＴR2のゲートの電位の範囲（さらには電気光学素子Ｅ1の輝度の範囲）を、第４実施形態と比較して広く確保できるという利点がある。
【００５５】
＜Ｆ：第６実施形態＞
次に、第１実施形態に係る電子回路１００Aを光検出装置（例えば撮像装置の撮像素子）の光検出回路に採用した本発明の第６実施形態を説明する。図１６は、光検出回路５０の回路図である。光検出回路５０は、複数の選択線５２および複数の電流検出線５４の各交差に対応して配列される。図１６においては、第ｉ行に属する第ｊ列目の光検出回路５０が代表的に例示されている。
【００５６】
光検出回路５０は、トランジスタＴR1およびトランジスタＴR2の各ゲートを相互に接続した第１実施形態の電子回路１００Aを含む。トランジスタＴR1のドレインには受光素子Ｅ2が接続される。受光素子Ｅ2は、受光量に応じた電流量の電流Ｉ1が流れる電気光学素子（フォトダイオード）である。トランジスタＴR2のドレインと電流検出線５４との間にはスイッチング素子ＳＷ5が介在する。スイッチング素子ＳＷ5のゲートには選択線５２を介して選択信号Ｓ[i]が供給される。
【００５７】
トランジスタＴR1には受光素子Ｅ2による受光量に応じた電流Ｉ1が高位側電源ＶDDから供給される。選択信号Ｓ[i]がハイレベルに変化してスイッチング素子ＳＷ5がオン状態に遷移すると、図１７に示すように、電流Ｉ1に応じた電流量の電流Ｉ2が高位側電源ＶDDからトランジスタＴR2とスイッチング素子ＳＷ5とを経由して電流検出線５４に出力される。電流検出線５４から出力される電流Ｉ2を検出回路（図示略）にて順次に検出して電流量を測定することで、各光検出回路５０の受光素子Ｅ2による受光量が特定される。
【００５８】
本形態においては、トランジスタＴR2の電流Ｉ2の電流量がトランジスタＴR1の電流Ｉ1を上回る（トランジスタＴR2のオン抵抗がトランジスタＴR1を下回る）ように両者の構造が選定される。すなわち、図２から図４の例示とは逆に、トランジスタＴR1がボトムゲート構造に形成されるとともにトランジスタＴR2がトップゲート構造に形成され、トランジスタＴR1のゲート絶縁膜１２Aの膜厚ｔ1はトランジスタＴR2のゲート絶縁膜１２Bの膜厚ｔ2を上回る。以上の構成によれば、受光素子Ｅ2に流れる電流Ｉ1が微小であっても電流Ｉ2には充分な電流量が確保されるから、受光素子Ｅ2による受光量を高精度に測定することが可能となる。
【００５９】
なお、第４実施形態から第６実施形態におけるトランジスタＴR1およびトランジスタＴR2には図５や図６に例示した構成も同様に適用される。例えば、図５に示したように、トランジスタＴR1およびトランジスタＴR2の双方をボトムゲート構造（またはトップゲート構造）としたうえでゲート絶縁膜１２Aの膜厚ｔ1とゲート絶縁膜１２Bの膜厚ｔ2とを相違させた構成や、図６に例示したように、トランジスタＴR1のゲート絶縁膜１２Aの比誘電率ε1とトランジスタＴR2のゲート絶縁膜１２Bの比誘電率ε2とを相違させた構成を第４実施形態から第６実施形態に適用してもよい。また、第２実施形態（図７および図８）と同様に、トランジスタＴR1およびトランジスタＴR2の一方をデュアルゲート構造として他方をシングルゲート構造とした構成も第４実施形態から第６実施形態に好適に採用される。さらに、第３実施形態の電子回路１００Bを第４実施形態から第６実施形態のトランジスタＴR1およびトランジスタＴR2の代わりに採用してもよい。
【００６０】
＜Ｇ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００６１】
（１）変形例１
トランジスタＴR1およびトランジスタＴR2をＮチャネル型とした構成も採用される。また、電子回路１００（１００A，１００B）を利用した画素回路４０（４０A，４０B）や光検出回路５０の構成は以上の例示に限定されない。すなわち、トランジスタＴR1およびトランジスタＴR2の各々のゲートを相互に接続したカレントミラー型の電子回路１００を含む構成であれば、画素回路４０や光検出回路５０の他の要素の如何は不問である。
【００６２】
（２）変形例２
以上に例示した各構成を適宜に組合せてもよい。例えば、膜厚ｔiおよび比誘電率εiの双方をゲート絶縁膜１２Aとゲート絶縁膜１２Bとで相違させた構成が採用される。
【００６３】
（３）変形例３
第４実施形態および第５実施形態における有機ＥＬ素子は電気光学素子Ｅ1の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子も第４実施形態や第５実施形態の電気光学素子Ｅ1として採用される。電気光学素子Ｅ1は、電流の供給によって光学的な特性（輝度）が変化する素子として把握される。
【００６４】
＜Ｈ：応用例＞
第４実施形態および第５実施形態に係る画素回路４０（４０A，４０B）を行列状に配列した表示装置は各種の電子機器に採用される。図１８から図２０には、第４実施形態または第５実施形態に係る表示装置を採用した電子機器の形態が図示されている。
【００６５】
図１８は、表示装置２００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する表示装置２００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。表示装置２００は有機ＥＬ素子を電気光学素子Ｅ1として使用しているので、視野角が広く見易い画面を表示できる。
【００６６】
図１９は、表示装置２００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する表示装置２００とを備える。スクロールボタン３００２を操作することによって、表示装置２００に表示される画面がスクロールされる。
【００６７】
図２０は、表示装置２００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する表示装置２００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が表示装置２００に表示される。
【００６８】
なお、本発明に係る画素回路が適用される電子機器としては、図１８から図２０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る画素回路の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置の光源としても本発明の画素回路は利用される。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係る電子回路の回路図である。
【図２】第１の態様に係る電子回路の構造を示す平面図である。
【図３】図２におけるIII−III線の断面図である。
【図４】図２におけるIV−IV線の断面図である。
【図５】第２の態様に係る電子回路の構造を示す断面図である。
【図６】第３の態様に係る電子回路の構造を示す断面図である。
【図７】第２実施形態に係る電子回路の構造を示す平面図である。
【図８】図７におけるVIII−VIII線の断面図である。
【図９】第３実施形態に係る電子回路の回路図である。
【図１０】電子回路の構造を示す平面図である。
【図１１】図１０におけるXI−XI線の断面図である。
【図１２】第４実施形態に係る画素回路の回路図である。
【図１３】画素回路の動作を説明するための回路図である。
【図１４】第５実施形態に係る画素回路の回路図である。
【図１５】画素回路の動作を説明するための回路図である。
【図１６】第６実施形態に係る光検出回路の回路図である。
【図１７】光検出回路の動作を説明するための回路図である。
【図１８】電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１９】電子機器の形態（携帯電話機）を示す斜視図である。
【図２０】電子機器の形態（携帯情報端末）を示す斜視図である。
【符号の説明】
【００７０】
１００A，１００B……電子回路、ＴR1，ＴR2……トランジスタ、１０……基板、１２A，１２B……ゲート絶縁膜、１４，１４A，１４B……半導体層、４０A，４０B……画素回路、４２……走査線、４４……データ線、５０……光検出回路、５２……選択線、５４……電流検出線、７０……単位駆動回路、７２……定電圧源、６０，７４……定電流源。
【特許請求の範囲】
【請求項１】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタと前記第２トランジスタとはゲート絶縁膜の膜厚が相違する
電子回路。
【請求項２】
前記第１トランジスタおよび前記第２トランジスタの一方はトップゲート構造であり、
前記第１トランジスタおよび前記第２トランジスタの他方はボトムゲート構造である
請求項１の電子回路。
【請求項３】
前記ボトムゲート構造のトランジスタは、前記トップゲート構造のトランジスタと比較してゲート絶縁膜の膜厚が大きい
請求項２の電子回路。
【請求項４】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタと前記第２トランジスタとはゲート絶縁膜の比誘電率が相違する
電子回路。
【請求項５】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタおよび前記第２トランジスタの一方においては、半導体層を挟む両側にゲートが形成され、
前記第１トランジスタおよび前記第２トランジスタの他方においては、半導体層の片側のみにゲートが形成される
電子回路。
【請求項６】
請求項１から請求項５の何れかに記載の電子回路と、
前記第２トランジスタに流れる第２電流に応じた階調となる電気光学素子とを具備し、
前記電気光学素子に指定された階調に応じた電流量の前記第１電流が前記第１トランジスタおよびデータ線に流れる
画素回路。
【請求項７】
請求項１から請求項５の何れかに記載の電子回路と、
受光量に応じた電流量の前記第１電流を前記第１トランジスタに流す受光素子とを具備し、
電流検出線を介して前記第２電流を検出する
光検出回路。
【請求項１】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタと前記第２トランジスタとはゲート絶縁膜の膜厚が相違する
電子回路。
【請求項２】
前記第１トランジスタおよび前記第２トランジスタの一方はトップゲート構造であり、
前記第１トランジスタおよび前記第２トランジスタの他方はボトムゲート構造である
請求項１の電子回路。
【請求項３】
前記ボトムゲート構造のトランジスタは、前記トップゲート構造のトランジスタと比較してゲート絶縁膜の膜厚が大きい
請求項２の電子回路。
【請求項４】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタと前記第２トランジスタとはゲート絶縁膜の比誘電率が相違する
電子回路。
【請求項５】
各々のゲートが相互に接続された第１トランジスタと第２トランジスタとを具備し、前記第１トランジスタに流れる第１電流に対応した第２電流が前記第２トランジスタに流れる回路であって、
前記第１トランジスタおよび前記第２トランジスタの一方においては、半導体層を挟む両側にゲートが形成され、
前記第１トランジスタおよび前記第２トランジスタの他方においては、半導体層の片側のみにゲートが形成される
電子回路。
【請求項６】
請求項１から請求項５の何れかに記載の電子回路と、
前記第２トランジスタに流れる第２電流に応じた階調となる電気光学素子とを具備し、
前記電気光学素子に指定された階調に応じた電流量の前記第１電流が前記第１トランジスタおよびデータ線に流れる
画素回路。
【請求項７】
請求項１から請求項５の何れかに記載の電子回路と、
受光量に応じた電流量の前記第１電流を前記第１トランジスタに流す受光素子とを具備し、
電流検出線を介して前記第２電流を検出する
光検出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００９−９４２６７（Ｐ２００９−９４２６７Ａ）
【公開日】平成２１年４月３０日（２００９．４．３０）
【国際特許分類】
【出願番号】特願２００７−２６３０００（Ｐ２００７−２６３０００）
【出願日】平成１９年１０月９日（２００７．１０．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年４月３０日（２００９．４．３０）
【国際特許分類】
【出願日】平成１９年１０月９日（２００７．１０．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]