【課題】製造工程で生じる基板のグローバル段差を抑制し、ホトエッチングの露光工程における焦点ずれによるパターン不良の発生を防止する
【解決手段】配線部１１及び受光素子部１２を有する基板１０を用いる。先ず、工程１において、配線部１１上に配線パターン１４−１ａを作成する。工程２において、被研磨膜２０−１を積層し、工程３において、堆積した被研磨膜２０−１をＣＭＰによって平坦化処理する。次に、工程４において、平坦化された被研磨面２０−１ａ，２０−１ｂにおいて、配線パターン１４−１ａ上に複数のホールを形成し、これらのホールを導電体２２−１で埋める。以下、工程１〜４をｎ回繰り返すことで、ｎ層配線を積層するが、途中のｘ回目（１≦ｘ≦ｎ）で、受光素子１３の全面を覆うダミーパターン（例えば、メタルパターン）２３を形成する。その後、メタルパターン２３箇所をエッチングにより除去して、受光素子１３を露出する。 （もっと読む）

【課題】量子ドット内の伝導帯量子準位に充分な数の電子を価電子帯からの励起によって供給することにより、光の検知性能を向上させる。
【解決手段】量子ドットからなる層を複数積層した量子ドット積層構造と、p型電極層、n型電極層、および前記p型電極層とn型電極層との間に挟み込まれた量子井戸構造を有する半導体素子と、を備えることを特徴とする赤外線検知であり、半導体素子が量子ドット積層構造に接する位置に形成されている。 （もっと読む）

【課題】情報が記載された面が平面ではない場合であっても情報を精細に読み取る。
【解決手段】ステンレス箔２３の表面にＴｉＯ₂皮膜２２が形成されてなる基板２０上にフォトセンサ５１と薄膜トランジスタ５２とからなる複数のセルが配列され、フォトセンサ５１がシリコン層７３及びシリコン酸化膜７４の積層体に電極７１，７２が形成されてなるとともに、薄膜トランジスタ５２がシリコン層６４及びシリコン酸化膜６５の積層体にゲート電極６１及びドレイン／ソース電極６２，６３が形成されてなり、フォトセンサ５１と薄膜トランジスタ５２とがセル毎に互いに積層されている。 （もっと読む）

【課題】簡便かつ廉価な構成で光の強度分布を測定する機能を持ち、計測波長帯の選択性を持った光検出器を提供する。
【解決手段】増感色素が塗布された透明半導体電極部１１と対向電極部１２と、両者に挟まれたバッファ層１３とからなる透過型光検出器で、対向電極部または透明半導体電極部が複数の電極セルに分割されて構成される。この光検出器によれば、増感色素で吸収される波長帯の光の一部を用いて、光電変換を行い、波長選択性を持った光検出器をコンパクトな構成で実現することができる。 （もっと読む）

【課題】増倍率（Ｍ）＝１で平坦性の良い光感度特性を示す埋込みメサ型受光素子を有する受信器の製造方法を提供する。
【解決手段】埋込みメサ型構造を有するアバランシェフォトダイオード（ＡＰＤ）からなる受光素子は、基板１０１上に形成された第１メサ１０９の周囲の埋込み層が低抵抗の第１埋込み層１１０ａとその上部に形成された高抵抗の第２埋込み層１１０ｂとで構成されている。これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、かつ保護膜１１３と第２埋込み層１１０ｂとの界面に電流のリークバスが形成され難くなる。 （もっと読む）

【課題】 この発明は、表面の劣化が少なく、かつ、低抵抗のｐ型III族窒化物半導体を製造することの可能なIII族窒化物半導体の製造方法およびIII族窒化物半導体および半導体装置を提供することを特徴とする。
【解決手段】 ｐ型不純物と水素の両方を少なくとも含むIII族窒化物結晶３２を結晶成長させて冷却した後に、前記III族窒化物結晶３２の上に、所定の積層構造３３を形成することによって、前記III族窒化物結晶をｐ型III族窒化物半導体として製造する。 （もっと読む）

【課題】グループ内の低次元構造体の数、グループのアスペクト比を、より正確にコントロールすることができる。
【解決手段】低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とを第１の基板に形成する工程を含む低次元構造体のカプセル化方法。低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とはマトリックス(５)に別々にカプセル化される。カプセル化後、低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とを分離してもよい。各グループは、その後、例えば第２の基板(７)に移動するなどの処理が行われる。グループ内の低次元構造体の数、グループのアスペクト比は、低次元構造体が形成される際に決定され、パターニング法を使って決定されていた従来の方法に比べて、より正確にコントロールすることができる。 （もっと読む）

フォトダイオードアレイの製造方法は、互いに反対向きの第１および第２主表面を有する半導体基板を用意することを含む。半導体基板は、第１主表面側の第１導電率の第１層と、第２主表面側の第２導電率の第２層を持つ。第１主表面に対する第１深さ位置へ延びるビアを基板に形成する。ビアは第１アスペクト比を持つ。ビアの形成と大体同時に、ビアから間隔をおいて、第１主表面に対する第２深さ位置へ延びる分離溝を基板に形成する。分離溝は第１アスペクト比と異なる第２アスペクト比を持つ。
（もっと読む）

【課題】有機光電変換素子をバイアス一定状態で動作させ、発生した光電流を駆動回路で蓄積することで、高ＳＮ比、優れたリニアリティ特性で情報を読取ることが出来る信頼性に優れたイメージセンサを提供すること。
【解決手段】有機化合物層で形成された有機光電変換層７がＩＴＯ陽極６とアルミ陰極８の間に狭持された光電変換素子３と、光電変換素子３で生成された信号電荷を検知する検知手段および検知手段で検知した信号電荷を読み出す信号電荷読出手段を有する駆動回路を搭載したＩＣチップ４と、を基板上に備えるイメージセンサであって、検知手段は、光電変換素子３のＩＴＯ陽極６とアルミ陰極８との電位差を所定の値になるように保ち、光電変換素子３から生成される信号電荷を蓄積して検知する回路からなる。 （もっと読む）

【課題】
受光部の上部構造層で生じる膜厚差に起因して、開口部の底面が平坦にならず、受光部面内での入射光量の不均一が生じる。
【解決手段】
第１金属層間を、ダマシン法、もしくは、第１金属層を形成した後に積層する絶縁膜をＣＭＰにより研磨することで平坦な層を形成する。これにより、受光部に積層される絶縁膜も平坦に形成される。したがって、受光部の内部をエッチングにより開口する場合、開口部の底面を平坦に形成することができる。 （もっと読む）

【課題】外部環境に対しより安定した光検出機能を有する半導体装置を得ることを課題とする。
【解決手段】第１のフォトダイオードと、遮光された第２のフォトダイオードと、ボルテージフォロワ回路を含む第１の回路群と、第２の回路群と、補正用回路とを有し、第１のフォトダイオードの出力は第１の回路群のボルテージフォロワ回路に入力され、第１の回路群の出力は補正用回路に入力され、第２のフォトダイオードの出力は第２の回路を介して補正用回路に入力される。これら入力を補正用回路にて加算及び減算、もしくはそのいずれか一方を行うことで、第１のフォトダイオードにおける温度に起因した出力変動を除去する。なお、第１のフォトダイオードには開放電圧が出力されるよう基準電位が供給され、第２のフォトダイオードには順方向のバイアスが印加されるよう電位が供給されている。 （もっと読む）

予備形成した任意形状のナノ結晶を、非結晶で非炭化水素のバリア層の上または中に挿入することに基づいた材料構造が提示される。該構造の実施形態は、種々のバリア層およびコンタクトを含み、これらは層状にできる。該構造を、検出器またはソーラーセルとして用いた場合、吸収プロセスの際にナノ結晶内で生成された電荷キャリアの輸送が、量子力学的トンネル現象、熱イオン放射または電子コンタクトへの拡散により発生する。こうした構造の一実施形態は、光電池デバイスであり、異なるコンタクト材料およびバリア層を用いてビルトイン(built-in)バイアスが確立される。該構造は、変調器または発光器(emitter)としても使用可能である。本発明は、積層され、隣接コンタクト領域を共有する多くの構造で構成してもよく、個々の層は、特定の周波数または周波数群の光を吸収、放射または変調するように同調している。 （もっと読む）

本発明は、光検出器及びＣＭＯＳ撮像装置に使用する高速かつ高効率のＰＩＮダイオードを提供するものである。ＰＩＮダイオードは、２つのシリコン酸化物のトンネル障壁層の間に配置された、真性Ｇｅ又は真性ＧｅＳｉなどの真性半導体材料の層を含む。２つのトンネル障壁層は、それら自体がｎ型シリコンの層とｐ型シリコンの層との間に配置される。 （もっと読む）

【課題】光電変換層のエッチングを段階的に行うことで、端部の側面が異なるテーパ角を有する光電変換素子を提供する。
【解決手段】ｐｉｎ型の光電変換素子はｐｎ型と比べて応答速度が高速であるが、暗電流が大きいという欠点がある。この暗電流の一因は、エッチングで発生したエッチング残渣が光電変換層の端部の側面に堆積し、このエッチング残渣を介して導通することによるものだと考えられる。そこで、従来は単一面のテーパ形状であった端部の側面を二段階のテーパ形状にし、光電変換層のｐ層の端部の側面とｎ層の端部の側面が同一面上に存在しない構成とすることで、光電変換素子のリーク電流を低減する。 （もっと読む）

【課題】光感度を向上した、速い応答時間の薄膜トランジスタを提供する。
【解決手段】光による照射に対して感光性を有する薄膜トランジスタ（ＴＦＴ）であって、光による照射はトランジスタの特性を高め、かつトランジスタ状態のパラメータを制御する。トランジスタは、絶縁基板と、ソース電極と、ドレイン電極と、トランジスタのチャネルを形成する第１の半導体材料と、ゲート電極と、ゲート電極および半導体層の間の絶縁層を含む。第２の半導体材料が、半導体層ならびにソース電極およびドレイン電極の少なくとも一つの間に電気的に接続されて配置される。第２の半導体材料は光導電性である。 （もっと読む）

アバランシェフォトダイオードが、高品質電気光学的活性基板と、活性基板に接着されたハンドル基板と、アバランシェ電流利得を生成するための高電界領域を含む、高品質電気光学的活性基板内に形成されたアバランシェフォトダイオード活性エリアとを含む。活性基板に接着されたハンドルウェハを使用することにより、本発明のアバランシェフォトダイオードは、所望の電気特性を減少させることなしに、より厚さおよび強度がある。
（もっと読む）

【課題】感度低下及び分光感度のブロード化を防ぐことが可能な光電変換素子を提供する。
【解決手段】第一電極膜１１と、第一電極膜１１に対向する第二電極膜１３と、第一電極膜１１と第二電極膜１３の間に配置される正孔輸送性光電変換材料と電子輸送性光電変換材料とを含んでなり、該正孔輸送性光電変換材料と該電子輸送性光電変換材料の光吸収の極大波長の差及び／又は長波長端の差が５０ｎｍ以下である光電変換膜を含む光電変換層１２とからなる光電変換部を有する光電変換素子であって、第二電極膜１３上方から該光電変換膜に光が入射されるものであり、該光電変換膜は、第二電極膜１３上方からの入射光に応じて電子と正孔を発生し、且つ、正孔の移動度よりも電子の移動度が小さい特性を持ち、且つ、第一電極膜１１近傍よりも第二電極膜１３近傍の方が電子と正孔をより多く発生するものであり、第一電極膜１１を正孔の取り出し用の電極とした。 （もっと読む）

【課題】 製造コストを低減させることが可能になるとともに、製造過程において、配線部の上面に導電性の汚れなどが付着しても、フォトダイオードの容量を増加させず、その感度が低下するのを防ぐ。
【解決手段】 画素領域１１内の第１導電型の第１半導体領域１０ａと、この第１半導体領域１０ａ内に設けられ、信号電荷を蓄積する第２導電型の第２半導体領域１２と、この第２半導体領域１２、および画素領域１１の外部に設けられた回路素子を接続する配線部１３、１４と、この配線部１３、１４において画素領域１１内に位置する部分の上に、絶縁保護膜１５を介して設けられ所定の電位に保持される有機膜１６とを有する光電変換装置１０であって、有機膜１６は、導電性の粒子若しくは繊維を含む熱可塑性のポリイミド樹脂により形成されている。 （もっと読む）

【課題】検出可能な赤外線の帯域が広い量子ドット型光半導体装置及びその製造方法を提供することである。
【解決手段】ＧａＡｓ半導体基板５１の上に、バッファ層５２、下部電極層５３、第１の赤外線吸収層５４ａ、第２の赤外線吸収層５４ｂ及び上部電極層５５を形成する。第１及び第２の赤外線吸収層５４ａ，５４ｂはいずれも量子ドットと、量子ドットを覆うキャップ層と、量子ドットにより導入された歪みを回復させる中間層とを複数積層して形成されている。第１及び第２の赤外線吸収層５４ａ，５４ｂの量子ドットはいずれもＩｎＡｓにより形成されており、中間層はいずれもＡｌ_0.5Ｇａ_0.5Ａｓにより形成されている。また、第１の赤外線吸収層５４ａのキャップ層はＡｌ_0.15Ｇａ_0.85Ａｓにより形成され、第２の赤外線吸収層５４ｂのキャップ層はＡｌ_0.2Ｇａ_0.8Ａｓにより形成されている。 （もっと読む）

【課題】製造歩留まりを向上させることができる薄型光素子及びその製造方法、デバイス製造方法、並びに当該製造方法を用いて製造されたデバイスを備える電子機器を提供する。
【解決手段】薄型光素子１０は、半導体層１１と半導体層１１上に形成された一対の電極１２，１３とを備え、半導体層１１の電極１２，１３が形成された面とは反対側の面を受光面１１ａとしている。この薄型光素子１０は、半導体層１１及び電極１２，１３の上部を覆うよう形成された強度付与層１４と、強度付与層１４上に形成された一対の接続電極１５，１６とを備えており、これら一対の電極１２，１３と一対の接続電極１５，１６とは、強度付与層１４に形成されたスルーホール１７，１８を介してそれぞれ接続されている。 （もっと読む）