【課題】基板上の微細なトレンチおよびギャップにシリコンおよび窒素含有膜を堆積する方法を提供する。
【解決手段】基板を収容する堆積チャンバ内にシリコンを含有する前駆体を導入することを含み、シリコンを含有する前駆体は少なくとも２つのシリコン原子を含む。さらに、堆積チャンバの外側に位置する遠隔プラズマシステムを用いて少なくとも１つのラジカル窒素前駆体を生成する。さらに、堆積チャンバにラジカル窒素前駆体を導入することを含み、ラジカル窒素およびシリコン含有前駆体は反応して基板上にシリコンおよび窒素含有膜を堆積する。さらに、蒸気環境内でシリコンおよび窒素含有膜をアニーリングしてシリコン酸化膜を形成することを含み、蒸気環境は水および酸蒸気を含む。 （もっと読む）

【課題】ハイブリッド埋め込みプロセスを用いて、分離性能の高い素子分離構造を得る。
【解決手段】トランジスタ間を分離する素子分離構造１３を有する半導体装置１の製造方法であって、素子分離構造１３を形成する工程は、基板Ｗに形成された溝部１５の底部に第１の絶縁部３２を埋め込む工程と、第１の絶縁部３２の上に第２の絶縁部３４を埋め込む工程を有し、溝部１５の底部に第１の絶縁部３２を埋め込む工程は、第１の絶縁部３２の材料３１を基板Ｗの表面に成膜する工程と、溝部１５の上部から第１の絶縁部３２の材料３１を除去する工程と、溝部１５の上部において、溝部１５の内壁に付着していた第１の絶縁部３２の材料３１の残留層３２ａを除去する工程を有する。 （もっと読む）

【課題】ＭＩＳ構造に於けるゲート長を、ゲート電極異方性ドライエッチング後のゲート長よりも更に確実に且つ低コストで短くすること。
【解決手段】レジストパターン４を形成し、それをマスクとして異方性ドライエッチングを行うことによりゲート電極５をゲート絶縁膜２上に形成し、レジストパターン４を除去する。次に、Ｏ₂ガス等の酸化性ガスを用いて酸化処理を半導体基板１に対して行い、ゲート電極６の上面部及び側壁部の全体を被覆する酸化膜７を形成する。次に、酸化膜７に対して異方性ドライエッチングを行うことにより、ゲート電極６の側壁部上に、ＬＤＤイオン注入のためのオフセットスペーサ絶縁膜９を形成する。ゲート電極６のゲート長Ｌは、寸法Ｌｒ及びゲート長Ｌｇよりも小さくなる。活性酸化種を用いて酸化処理を行っても良い。その場合、６００℃以下でＨ₂ガス又は／及びＮ₂ガスをも用いても良い。 （もっと読む）

【課題】微細構造のトランジスタにおいて、ゲート電極及び半導体層へダメージを与えることなく、レーザアニールを行う。
【解決手段】絶縁基板上に形成された半導体膜の、ソース領域またはドレイン領域として機能する一対の不純物領域上に、第１の層間絶縁膜を形成し、ゲート電極上に第１の層間絶縁膜及び第２の層間絶縁膜を形成する。第１の層間絶縁膜は、一対の不純物領域に照射される特定波長領域の光の反射率を減少させる光学膜厚で成膜され、第２の層間絶縁膜は、ゲート電極に照射される、特定波長領域の光の反射率を増大させる光学膜厚で成膜されている。 （もっと読む）

【課題】配線信頼性の向上を図ることができる、半導体装置およびその製造方法を提供する。
【解決手段】第１絶縁層２に第１溝７が形成され、この第１溝７には、Ｃｕを主成分とする金属材料からなる第１配線１４が埋設されている。また、第１絶縁層２上には、第２絶縁層３が積層され、この第２絶縁層３に形成された第２溝１３には、Ｃｕを主成分とする第２配線１６が埋設されている。第１配線１４と第２配線１６とは、それらが対向する部分において第２絶縁層３を貫通して設けられたビア１５により、電気的に接続されている。そして、第１配線１４と第１絶縁層２との間、ならびに第１配線１４、第２配線１６およびビア１５と第２絶縁層３との間には、ＭｎＳｉＯからなるバリア膜１７が連続して形成されている。 （もっと読む）

【課題】酸化雰囲気や極端な高温環境を使用せずとも、不純物としての炭素残存量が炭素原子の量で１立方センチメートル当たり０．１ミリモル以下の酸化膜からなるトレンチ分離を実現できる、トレンチ埋め込み用組成物を提供する。
【解決手段】酸化シリコン粒子と溶媒とを含有するトレンチ埋め込み用組成物において、溶媒として、溶媒全体を１００質量部としたときに９０質量部以上の水を含有することを特徴とするトレンチ埋め込み用組成物。 （もっと読む）

【課題】
大型ウエハにおいても均一な丸め込み酸化が行なえ、かつ増加する工程が過度の負担にならない半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、シリコン基板の表裏両面上方に窒化シリコン膜、その上にＴＥＯＳ酸化シリコン膜をＣＶＤで堆積する工程と、表面側ＴＥＯＳ酸化シリコン膜を除去する工程と、ＴＥＯＳ酸化シリコン膜を脱ガスアニールする工程と、表面側窒化シリコン膜をエッチングマスクとしてシリコン基板に素子分離溝をエッチングする工程と、１０００℃以上の温度の丸め込み酸化をバッチ処理で行なう工程と、ＨＤＰ酸化シリコン膜で素子分離溝を埋め込む工程と、を含む。 （もっと読む）

【課題】有機成分を含まない高純度の二酸化ケイ素膜を形成するために有用な二酸化ケイ素前駆体および二酸化ケイ素前駆体組成物を提供する。
【解決手段】上記二酸化ケイ素前駆体は、下記示性式（１）（Ｈ_２ＳｉＯ）_ｎ（ＨＳｉＯ_１．５）_ｍ（ＳｉＯ_２）_ｋ （１）（式（１）中、ｎ、ｍおよびｋはそれぞれ数であり、ｎ＋ｍ＋ｋ＝１としたとき、ｎは０．０５以上であり、ｍは０を超えて０．９５以下であり、ｋは０〜０．２である。）で表され、１２０℃において固体状であるシリコーン樹脂である。 上記二酸化ケイ素前駆体組成物は、上記シリコーン樹脂および有機溶媒を含有する。 （もっと読む）

【課題】パターンの凸部上端のシリコンのコーナーに丸み形状を形成した上で、パターンの疎密による膜厚差を生じさせずに均一な膜厚でシリコン酸化膜を形成することが可能なシリコン酸化膜の形成方法を提供すること。
【解決手段】プラズマ処理装置の処理室内で、凹凸パターンを有する被処理体にプラズマによる酸化処理を施してシリコン酸化膜を形成するシリコン酸化膜を形成するにあたり、処理ガス中の酸素の割合が０．５％以上１０％未満で、かつ処理圧力が１．３〜６６５Ｐａの条件で、被処理体を載置する載置台に高周波電力を印加しながらプラズマ形成する。 （もっと読む）

【課題】簡単な操作と装置により、高い歩留りや大きい形成速度でトレンチアイソレーションを形成する方法を提供すること。
【解決手段】下記式（２）
（Ｈ_２ＳｉＯ）_ｎ（ＨＳｉＯ_１．５）_ｍ（ＳｉＯ_２）_ｋ・・・・・・・（２）
（ここで、ｎ＋ｍ＋ｋ＝１としたとき、ｎは０．２以上、ｍは０〜０．８で、ｋは０〜０．２である）
で示される、シリコーン樹脂を含有する組成物を基板上のトレンチ内が充填されるように基板上に塗膜を形成し、次いで熱および／または光処理を行いトレンチ内に埋込まれたシリコーン樹脂を二酸化ケイ素膜に変換するトレンチアイソレーションの形成方法。 （もっと読む）

【課題】シリコン基板上に、γ−Ａｌ_２Ｏ_３層を島状あるいは網状に形成することにより、一枚のシリコン基板から、高品質なＳＯＩ基板を提供する。
【解決手段】シリコン基板２の上面には、γ−Ａｌ_２Ｏ_３層４が島状あるいは網状に形成されている。熱処理を行なうことにより、γ−Ａｌ_２Ｏ_３層４の間から酸化シリコン層６が成長する。次に、γ−Ａｌ_２Ｏ_３層４の上面より単結晶シリコン層８が上方向に成長し、結晶欠陥の少ないＳＯＩ基板を得ることができる。 （もっと読む）

【課題】プラズマＣＶＤ装置を使用することにより形成される半導体装置の品質向上を図ることのできる技術を提供する。
【解決手段】ウェハを搬入した後（Ｓ１０１〜Ｓ１０４）、チャンバ内に酸素ガスを供給する（Ｓ１０５）。続いて、チャンバに巻きつけられているコイルに高周波電圧を印加して酸素ガスからプラズマガスを生成する（Ｓ１０６）。そして、このプラズマガスの発光強度の測定を開始する（Ｓ１０７）。次に、チャンバ内にシランガスを供給するとともに、ウェハにＲＦバイアスを印加する（Ｓ１０８）。その後、シランガスをプラズマ化することにより生成されるシリコンイオンの発光強度の上昇より成膜開始時刻を特定する（Ｓ１０９）。同様に、酸素イオンの発光強度の上昇よりＲＦバイアスを印加した時刻を特定する（Ｓ１１０）。そして、成膜開始時刻とＲＦバイアスを印加した時刻のずれを検出する（Ｓ１１１）。 （もっと読む）

【課題】半導体基板上に形成された下地層上に、２０ｎｍ以下で、且つ、一様な厚みを有するアモルファスシリコン膜を形成し、層間絶縁膜中に形成されたボイドを効果的に消滅させる。
【解決手段】ＳｉＨ_４を原料ガスとしてアモルファスシリコン膜２２を堆積する工程と、堆積したアモルファスシリコン膜２２の表面上にＢＰＳＧ膜２３を堆積する工程と、ＢＰＳＧ膜２３に覆われたアモルファスシリコン膜２２を酸化する工程とを有する。アモルファスシリコン膜２２を堆積する工程は、水素を含む雰囲気中で行われる。アモルファスシリコン膜２２の酸化に際して、その体積が増加し、ＢＰＳＧ膜２３を押し上げてその膜中に形成されたボイド２４を消滅させる。 （もっと読む）

【課題】所望の特性を有するトランジスタを精度よく形成する。
【解決手段】トランジスタのエクステンション領域を形成するためのオフセットスペーサとしてシリコン窒化膜を用いる場合に、レジスト膜を除去する工程の前に、シリコン窒化膜表面に酸素プラズマ処理により酸化保護表面を形成しておく。 （もっと読む）

【課題】 基板上に形成されるギャップ内に誘電体層を堆積させる方法を提供する。
【解決手段】 方法は、有機シリコン前駆物質と酸素前駆物質を堆積チャンバに導入するステップを含む。有機シリコン前駆物質のＣ：Ｓｉ原子比は、８未満であり、酸素前駆物質は、堆積チャンバの外で生成される原子状酸素を含む。前駆物質が反応して、ギャップ内に誘電体層を形成する。ギャップを誘電材料で充填する方法も記載する。これらの方法は、Ｃ：Ｓｉ原子比が８未満の有機シリコン前駆物質と酸素前駆物質を供給するステップと、前駆物質からプラズマを生成させて、ギャップ内に誘電材料の第一部分を堆積させるステップとを含んでいる。誘電材料がエッチングされてもよく、誘電材料の第二部分がギャップ内に形成されてもよい。誘電材料の第一部分と第二部分がアニールされてもよい。 （もっと読む）

【課題】薄膜の絶縁物バリアー膜を緻密にして、上記リーク電流の増加を十分に防止できるようにする。
【解決手段】ウェハ７に形成されている配線接続孔に対して絶縁体バリアー膜を形成する手段１０３１等と、絶縁体バリアー膜に紫外線を照射する手段３等とを有する。詳しくは、ウェハ７が載置されるヒーター６が設置される第一領域Ｂと、ヒーター６上のウェハ７に紫外線を照射するランプ３が設置される第二領域Ａとの間を仕切る仕切り板１０６８と、第二領域Ａに配置されていてクリーニングを行うプラズマ発生用の電極１０６４とを備える。 （もっと読む）

【課題】エージングデバイスの寿命を正確にコントロールする。
【解決手段】本発明の例に関わるエージングデバイスは、上面が半導体基板11の上面よりも上にある素子分離絶縁層12と、素子分離絶縁層12により分離される第１及び第２素子領域13,14と、第１素子領域13内の半導体基板11内に形成される第１及び第２拡散層15a,15b,16a,16bと、第１及び第２拡散層間15a,15b,16a,16bの半導体基板11上に形成される第１ゲート絶縁膜19と、第２素子領域14内の半導体基板11上に形成される第２ゲート絶縁膜19と、第１及び第２ゲート絶縁膜19上に形成され、第１素子領域13から第２素子領域14まで跨って形成されるフローティングゲート電極20とを備え、第１及び第２拡散層15a,15b,16a,16bの最も深い部分は、素子分離絶縁層12から離れている。 （もっと読む）

【課題】従来と比較して歩留まりを向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、素子分離膜２を形成するために、素子領域に位置する半導体基板上にマスク膜２１，２２を形成する工程と、マスク膜２１，２２の寸法を測定する工程と、マスク膜２１，２２の設計寸法に対する測定寸法の差に基づいて、素子分離膜２を形成するための熱酸化量を算出する工程と、算出した熱酸化量に従って、マスク膜２１，２２をマスクとして半導体基板１を熱酸化することにより、素子分離膜２を形成する工程とを具備する。 （もっと読む）

【課題】溝幅に拘わらず、素子分離溝内に埋め込まれる絶縁膜の窪み、高さの変動などによる素子分離構造の形状劣化を低減できる半導体装置の製造方法を提供する。
【解決手段】半導体基板３０に、溝パターンを有するマスク部材３２を用いて素子分離用溝３３を形成する工程、過水素化シラザン重合体と溶媒とを含む塗膜から溶媒を揮発させて変換され、素子分離用溝３３の底部からの距離が６００ｎｍ未満の平坦な表面を有するポリシラザン膜３５を、半導体基板３０上に形成する工程、前記ポリシラザン膜３５を、水蒸気を含む雰囲気中で第１の温度に保持する低温熱処理工程、および、前記低温熱処理後の前記ポリシラン膜３５を、水蒸気を含む雰囲気中で前記第１の温度より高い第２の温度に保持して高温熱処理し、酸化シリコン膜３６に変化させる工程を具備する。 （もっと読む）

【課題】アスペクト比の高い溝をボイドの発生を抑制し電気的にも安定した絶縁膜を埋め込む。
【解決手段】シリコン基板２１にゲート酸化膜２５、多結晶シリコン膜２６、シリコン窒化膜２７を形成し、これに溝２２をＲＩＥにより形成する。溝２２の内面に、熱ＣＶＤ法でＨＴＯ膜２８を形成し、この表面にＡｌ原子層２９、シリコンリッチなＳｉＯｙ（ｙ＜２）膜３０を形成し、ラジカル酸化処理で表面部をＳｉＯｘ（ｙ＜ｘ＜２）膜３１を形成する。繰り返しＳｉＯｙ膜３２を形成して溝２２内を埋め込む。 （もっと読む）